전력 전자 장치 소개

 

§1.전력 전자 장치 란 무엇입니까?

전력기기 또는 전력계통에서 주 회로는 전기에너지의 변화 또는 제어를 실현하는 데 사용되며, 전력전자소자(PED)는 주 회로의 핵심이다. 이전에 전력 전자 장치에는 전력 진공 장치(예: 수은 아크 정류기, 사이러트론) 및 전력 반도체 장치(예: 전력 다이오드, 사이리스터)가 포함되었습니다. 전력 반도체 소자는 비용과 성능 면에서 명백한 이점으로 인해 점차적으로 전력 진공 소자의 위치를 대체하고 있으며, 따라서 오늘날 소위 전력 전자 소자는 일반적으로 실리콘을 주재료로 하는 전력 반도체 소자를 지칭합니다.

전력전자소자는 실리콘을 주재료로 하는 정보 반도체소자(또는 정보전자소자, IED)에 비해 다음과 같은 특징을 갖는다.

● 전력전자기기는 전력 처리 용량이 크지만 전력 손실이 크기 때문에 냉각용 라디에이터를 장착해야 한다.

● 전력 전자 장치는 종종 제어 신호를 제공하기 위해 정보 전자 장치를 필요로 합니다.

● 전력전자기기는 일반적으로 전력 소모를 줄이기 위해 증폭 상태가 아닌 스위칭 상태로 동작한다.

전력전자기기는 반도체의 특성상 동작 중에 필연적으로 일정한 전력 손실이 발생합니다. 이러한 전력 손실은 전기 에너지의 변환 효율을 감소시킬 뿐만 아니라 과열로 인해 전력 전자 장치에 영구적인 손상을 줄 수 있습니다. 전력 전자 장치의 주요 손실은 온 상태 손실, 오프 상태 손실 및 스위칭 손실로 나눌 수 있습니다. 온 손실은 온 전압 강하로 인한 손실이며, 전력 전자 장치의 스위칭 주파수가 높지 않은 경우 온 손실이 전체 손실의 높은 비율을 차지하게 됩니다. 오프 상태 손실은 오프 상태 누설 전류로 인한 손실이며 오프 상태 손실은 일반적으로 총 손실의 매우 작은 비율을 차지하며 종종 무시됩니다. 스위칭 손실은 전력 전자 장치의 스위칭 과정에서 발생하는 손실을 말하며 스위칭 손실은 스위칭 주파수의 영향을 크게 받습니다. 스위칭 주파수가 높을수록 전체 손실에는 스위칭 손실이 차지하는 비율이 커집니다.

사용되는 재료와 구조의 차이로 인해 다양한 유형의 전력 전자 장치의 성능이 완전히 다를 수 있습니다. 따라서 전력 전자 장치를 선택하기 전에 먼저 해당 범주와 특성을 이해하여 장점을 최대한 활용해야 합니다.

전력전자기기는 제어 정도에 따라 제어불능형, 반제 어협, 완전제어형으로 나눌 수 있다.

전력전자소자는 구동회로 신호에 따라 전류 구동형과 전압 구동형으로 나눌 수 있다. 전류 구동 장치의 작동 상태는 사이리스터, GTO, GTR 등과 같은 입력 전류에 의해 제어됩니다. 전압 구동 장치의 작동 상태는 입력 전압에 의해 생성되는 전계 효과에 의해 제어됩니다. MOSFET, JFET, IGBT 등.

전도 과정에 관여하는 캐리어에 따라 전력 전자 소자는 유니폴라 형과 바이 폴라 형으로 나눌 수 있다. 단극형 소자가 동작할 때는 MOSFET, JFET, SIT 등 한 종류의 캐리어(자유전자 또는 정공)만이 전도 과정에 참여한다. 밤이 폴라 형 소자가 동작할 때는 자유전자와 정공이 함께 전도에 관여한다. 사이리스터, GTO, GTR, IGBT, SITH, TRIAC, RCT, LTT 등과 같은 프로세스.

전압 국동 소자의 대부분은 단극형이고, 전류 국동 소자의 대부분은 바이 폴라 형이다. 전압 구동 장치는 일반적으로 높은 입력 임피던스, 낮은 구동 전력, 간단한 구동 회로 및 높은 작동 주파수의 특성을 가지고 있습니다. 전류 구동 장치에는 일반적으로 컨덕턴스 변조 효과가 있으므로 온 상태 전압 강하 및 전도 손실은 작지만 작동 주파수가 낮고 필요한 구동 전력이 크며 구동 회로가 더 복잡합니다.

§2. 제어할 수 없는 장치란 무엇입니까?

2.1 제어할 수 없는 장치 소개

제어 불가 장치는 제어 신호에 의해 온/오프 할 수 없는 장치를 말하므로 구동 회로가 필요하지 않습니다. 제어할 수 없는 장치는 일반적으로 파워 다이오드를 말하며 기본 구조와 작동 원리는 다이오드와 매우 유사합니다. 파워 다이오드는 넓은 면적의 PN 접합과 양쪽 끝의 리드선으로 캡슐화됩니다. 파워 다이오드는 모양에 따라 볼트형과 플랫형으로 나눌 수 있습니다. 전도 과정에 관여하는 캐리어에 따라 파워 다이오드는 유니폴라 파워 다이오드와 밤이 폴라 파워 다이오드로 나눌 수 있습니다. 파워 다이오드는 구조가 간단하고 가격이 저렴하여 다양한 분야의 전력기기에 널리 사용되고 있다. 특히 고속 회복 다이오드 및 쇼트키 배리어 다이오드는 저전압, 중간 주파수 및 고주파 필드의 정류 및 인버터에서 대체할 수 없는 위치에 있습니다. 모듈화 및 통합 기술의 발전으로 모듈식 전력 다이오드가 시장에서 점점 더 일반화되고 있습니다(고유 여기. 금지 대역의 중간 선은 페르미 준위입니다.

일반적인 금속 재료의 밴드 갭은 일반적으로 매우 작고(전도대와 가전자대가 서로 겹치기도 함), 전자가 실온에서 쉽게 에너지를 얻고 전도대로 전이할 수 있으므로 전도성이 강합니다. 절연 물질의 밴드 갭은 일반적으로 매우 크며(보통 9eV 또는 9eV보다 큼), 전자가 전도대로 전이되기 어려워 전도도가 매우 낮습니다. 반도체 물질의 밴드갭은 도체와 절연체 사이(예를 들어, 상온에서 약 1-3 eV, 게르마늄의 밴드갭은 0.67 eV, 실리콘의 밴드갭은 1.12 eV)이므로 적절한 에너지 여기 제공(가전자를 전도대로 전환하여 자유 전자와 정공을 생성하기 위해 원자가 결합을 끊음) 또는 밴드 갭 변경(전자 전이에 필요한 에너지 감소)은 반도체를 전도성으로 만들 수 있습니.

* 고유 여기 및 자유 캐리어

고유 여기란 특정 여기 조건을 제공함으로써 고유 반도체의 전자가 금지되를 통과함을 의미합니다. 낮은 에너지 밴드(full band 또는 valence band)에서 높은 에너지 밴드(empty band 또는 conduction band)로 이동하여 자유 전자가 됩니다. 진성 반도체의 전도대의 자유 전자는 고체 전체에서 자유롭게 이동할 수 있지만 고체 밖으로 나갈 수 없는 고체의 대략적인 자유 전자를 의미한다는 점에 유의해야 합니다. 정공이라고 불리는 낮은 에너지 대역에 전자가 부족하여 양전하를 띤 공석이 형성됩니다. 전도대에 있는 자유 전자와 가전자대에 있는 정공을 총칭하여 전자-정공 쌍이라고 합니다. 진성 반도체에서 고유 여기에 의해 생성된 자유 전자와 정공은 자유롭게 이동할 수 있으므로 자유 캐리어(free carrier)라고 하며 농도는 서로 같으며 온도가 상승하면 농도가 기하급수적으로 증가합니다. 자유 전자와 정공의 방향성 이동은 전자 흐름과 정공 흐름을 형성합니다. 전도대의 자유 전자는 정공으로 떨어져 전자-정공 쌍이 사라집니다. 이 과정을 재조합이라고 합니다. 재결합 중에 생성된 에너지는 전자기 복사(광자 방출) 또는 격자의 열 진동(포논 방출)의 형태로 방출됩니다. 특정 온도에서 전자-정공 쌍의 생성과 재결합이 동시에 존재하며 동적 평형에 도달합니다. 이때, 진성 반도체는 일정한 캐리어 농도를 가지므로 일정한 전기 전도도를 갖는다. 고유 여기를 통해 더 많은 전자-정공 쌍이 생성되어 캐리어 농도를 증가시켜 반도체의 전도도를 효과적으로 높일 수 있습니다. 이 원리에 의해 반도체 서미스터, 반도체 포토레지스트 등의 반도체 소자를 제조할 수 있다. 진성 반도체는 상온에서 전도도가 작고 캐리어 농도가 온도 변화에 민감하여 온도를 통해 반도체의 반도체 특성을 효과적으로 제어하기 어렵다.

고유 가진 방법은 일반적으로 고유 열 여기, 고유 광 여기 및 충격 이온화 고유 여기로 나눌 수 있습니다.

고유 열 여기(Intrinsic Thermal Excitation): 온도가 증가함에 따라 분자의 열 운동에 의해 방사되는 적외선 광자를 말하며, 이는 원자가 전자가 원자가 결합의 속박에서 벗어나 자유 전자가 되기에 충분한 에너지를 얻도록 합니다. 고유 열 여기에 필요한 에너지는 밴드 갭과 같습니다. 충분한 캐리어가 전도대로 전환되도록 하려면 매우 높은 온도가 필요하기 때문에 실온에서 열 여기 효율은 일반적으로 매우 제한적입니다.

고유광 여기(Intrinsic Light Excitation): 빛(일반적으로 가시광선 또는 자외선 참조)에 의해 방출되는 광자를 말하며, 원자가 전자가 원자가 결합의 속박에서 벗어나 자유 전자가 되기에 충분한 에너지를 얻도록 합니다. 고유 광 여기에 필요한 에너지는 고유 열 여기보다 큽니다. 가시광선의 광자는 일반적으로 열 운동에 의해 생성되는 적외선 광자보다 더 높은 에너지를 가지므로 고유광 여기 후 전자의 에너지는 일반적으로 전도대에서 더 높은 위치에 위치합니다. 광자의 운동량은 무시할 수 있기 때문에 고유 광의 여기가 전자의 운동량을 변화시키지 않으므로 이 과정을 수직 점이라고도 합니다. 그러나 포논(결정격자의 단순 고조파 진동)이 관련된 경우 전자의 운동량이 변경되므로 수직이 아닌 천이라고도 합니다.

충격 이온화 고유 여기: 고에너지 전자(즉, 전기장에 의해 가속된 자유 전자)에 의해 원자가 전자가 충돌 및 이온화되어 자유 전자가 되는 것을 말합니다. 충격 이온화 고유 가진에 필요한 평균 에너지는 밴드 갭의 약 1.5배입니다. 충격 이온화의 고유 여기에 의해 생성된 전자는 이온화된 전자이며, 이는 고체를 떠날 수 있는 진정한 자유 전자이며 그 에너지는 전도대에서 가장 높은 에너지 준위를 갖는 자유 전자를 초과합니다.

* 페르미 준위와 페르미-디랙 분포

페르미 준위는 어떤 온도에서도 전자가 차지할 확률이 50%인 에너지 준위입니다. 페르미 준위보다 낮을수록 거리가 멀수록 전자가 차지할 가능성이 커집니다. 페르미 준위 이상이면 거리가 멀수록 전자가 차지할 가능성이 적습니다. 반도체, 특히 진성 반도체의 경우 페르미 준위는 금지대의 중간선에 있습니다. 온도 T = 0K 일 때 전체 대역은 전자로 채워지고(전자 점유율 확률은 1) 빈 대역에는 전자가 전혀 없으며(전자 점유율 확률은 0) 페르미 준위는 정확히 중간에 있습니다. 금단의 선(전자 점유 확률은 1/2). 온도가 올라가도 T> 0K, 고유 여기(intrinsic excitation)는 전자-정공 쌍을 생성하지만 전도대에서 증가된 전자의 수는 가전자대에서 감소된 전자의 수와 동일하기 때문에 페르미 준위는 여전히 금지돼( 전자 점유 확률은 1/2)입니다. 따라서 진성 반도체의 페르미 준위의 위치는 온도에 따라 변하지 않고 항상 금단의 중간선에 있다. 전자의 페르미-디랙 분포는 그림 3.2b와 같이 페르미 준위와 온도에서 계산할 수 있습니다.

* 반도체 도핑

일반적으로 고유 반도체는 전도성을 높이기 위해 새로운 에너지 수준을 도입하기 위해 도핑 됩니다. 도핑 된 반도체는 외부 영향(예: 빛, 온도 상승 등)에 더 취약합니다.

실리콘 결정(또는 게르마늄 결정)에 인 원소(또는 안티몬 원소)를 도피함으로써, 인 원자(또는 안티몬 원자)가 실리콘 원자의 위치를 차지할 것이다. 그런 다음 전도 대역에 매우 가까운 금지 대역의 위치에 전체 에너지 준위 세트가 추가됩니다. 이러한 에너지 준위의 전자는 전도대로 쉽게 전환되어 자유 전자가 될 수 있습니다. 따라서 인 원소(또는 안티몬 원소)를 도너 불순물(또는 N형 불순물)이라고 하고, N형 불순물이 도핑 된 반도체를 N형 반도체라고 한다.

실리콘 결정(또는 게르마늄 결정)에 붕소 원소(또는 인듐 원소)를 도피함으로써 붕소 원자(또는 인듐 원자)가 실리콘 원자의 위치를 차지하게 됩니다. 그런 다음 일련의 빈 에너지 준위가 원자가 대역에 매우 가까운 금지 대역의 위치에 추가됩니다. 가전자대의 전자는 이러한 에너지 준위로 쉽게 전환되고 가전자대에 정공을 남길 수 있습니다. 따라서 붕소 원소(또는 인듐 원소)를 억셉터 불순물(또는 P형 불순물)이라고 하고, P형 불순물이 도핑 된 반도체를 P형 반도체라고 한다.

2.2.2 PN 접합의 단방향 전도도

파워 다이오드의 작동 원리의 본질은 PN 접합의 단방향 전도성입니다. 일정한 외부 조건(온도, 복사열 등)의 경우 외부 회로는 파워 다이오드의 작동 중에 소비되는 캐리어를 보충하므로 파워 다이오드의 전도도는 주로 내부 캐리어 농도에 영향을 받습니다.

순방향 전도 상태: 순방향 바이어스 전압이 전원 다이오드에 인가되면 다수 캐리어가 PN 접합에 더 가깝게 이동하여 공간 전하 영역이 좁아지고 내장된 전기장이 약해지지만 PN 접합은 여전히 유지됩니다. 동적 평형 상태. 순방향 바이어스 전압이 내장 전기장보다 클 때만 동적 평형이 깨질 수 있으며 드리프트 전류의 반대 방향으로 중첩 전기장이 생성됩니다. 확산 전류 I_D는 드리프트 전류 I_d보다 큽니다. PN 접합을 통해 흐르는 전류는 순방향 전류 I_F입니다. 내장된 전위차로 인해 파워 다이오드가 순방향 전도 상태일 때 양단에 온 상태의 전압 강하가 발생하여 파워 다이오드가 낮은 임피던스 상태를 나타냅니다. 파워 다이오드의 온 전압 강하는 고정된 값이 아니라 흐르는 전류에 비례합니다.

역 차단 상태: 역 바이어스 전압이 전력 다이오드에 인가되면 다수 캐리어가 PN 접합에서 멀어져 공간 전하 영역이 넓어지고 내장 전기장이 향상됩니다. PN 접합의 동적 평형이 깨지고 드리프트 전류와 같은 방향으로 중첩된 전기장이 생성됩니다. 드리프트 전류 I_d는 확산 전류 I_D보다 큽니다. PN 접합을 통해 흐르는 전류는 역포화 전류 I_sat입니다. 소수 캐리어의 수가 너무 적기 때문에 파워 다이오드의 역 포화 전류는 일반적으로 무시할 수 있으므로 파워 다이오드가 높은 임피던스 상태를 나타냅니다.

역 항복 상태: 전력 다이오드의 역 바이어스 전압이 특정 임곗값까지 계속 증가하면 전력 다이오드의 캐리어 수가 급격히 증가하여 역전류 I_R이 크게 증가합니다. 역 항복 상태에서 파워 다이오드는 임피던스가 없는 상태를 나타내며 역 전류 I_R 및 역 전압 U_R은 모두 매우 큽니다. PN 접합의 역 항복은 주로 눈사태 항복과 제너 항복으로 나뉩니다. 이러한 고장은 모두 PN 접합의 온도를 증가시키고 결국 열 고장으로 이어져 PN 접합에 영구적인 손상을 초래합니다. 냉각 조치가 충분히 이루어지면 전원 다이오드가 역방향으로 고장 나더라도 PN 접합이 파괴되지 않으면 역 전압을 제한하거나 닫은 후에도 PN 접합을 여전히 원래 상태로 복원할 수 있습니다.

* 확산 전류 및 드리프트 전류

확산 운동은 고농도 영역에서 저농도 영역으로 다수 캐리어의 이동을 나타냅니다. 확산 운동은 농도 구배에 의해 결정됩니다. 드리프트 모션은 내장된 전기장의 작용에 따라 소수 캐리어가 원래 영역으로 돌아가는 움직임을 나타냅니다. 드리프트 모션은 내장된 전기장에 의해 결정됩니다. 확산 운동과 드리프트 운동은 PN 접합에서 캐리어의 기본 운동입니다. 확산 운동에 의해 생성된 전류를 확산 전류 I_D라고 하고, 드리프트 운동에 의해 생성된 전류를 드리프트 전류 I_d라고 합니다. 인가전압이 없을 때(또는 순방향 바이어스 전압이 내장 전기장보다 작음), 확산 운동으로 인해 내장 전기장이 강화되고 드리프트 전류가 증가합니다. 드리프트 동작으로 인해 내장 전기장이 약해지고 확산 전류가 증가합니다. 마지막으로, 확산 전류는 드리프트 전류와 같으며 PN 접합은 총 전류가 0인 동적 평형 상태가 됩니다.

* 눈사태 고장 및 제너 고장

눈사태 고장 은 일반적으로 넓은 공핍층이 있는 저농도 도핑 PN 접합에서 발생합니다. 넓은 공핍층으로 인해 역 바이어스가 클 때 반도체의 자유 전자는 전개력 하에서 지속적으로 가속되어 많은 운동 에너지를 얻습니다. 이 고에너지 전자는 원자가 전자와 충돌하여 원자가 결합의 속박에서 벗어나 새로운 전자-정공 쌍을 생성합니다. 이렇게 새로 생성된 자유전자는 전기력의 작용으로 이 과정을 계속 반복하여 반도체의 자유 캐리어를 눈사태처럼 급격히 증가시켜 드리프트 전류를 급격히 증가시킨다. 눈사태 항복의 본질은 충격 이온화 여기이므로, 눈사태 항복 전압은 일반적으로 높습니다(일반적으로 6V 이상). 애벌랜치 항복 전압은 온도가 증가함에 따라 증가하는데, 그 이유는 주로 온도가 증가함에 따라 캐리어의 불규칙한 열 운동이 증가하기 때문입니다. 따라서 캐리어가 방향 가속 운동을 하도록 충분히 큰 전기장을 제공하려면 더 큰 역전압이 필요합니다.

제너 항복은 일반적으로 좁은 공핍층이 있는 고도로 도핑 된 PN 접합에서 발생합니다. 공핍층이 좁기 때문에 자유전자가 가속될 공간이 충분하지 않아 애벌 런치 브레이크 다운이 일어나지 않는다. 동시에 좁은 공핍층으로 인해 역 바이어스가 크지 않더라도 PN 접합에서 여전히 강한 전기장이 생성되어 원자가 결합에서 전자를 끌어내고 새로운 전자-정공 쌍을 생성할 수 있습니다. 이 현상을 장 유도 여기라고도 합니다. 자기장 유도 여기(field-induced excitation)는 반도체의 캐리어 수를 크게 증가시켜 드리프트 전류를 크게 증가시킵니다. 제너 항복 전압은 일반적으로 낮습니다(일반적으로 4V 미만). 제너 항복 전압은 온도가 증가함에 따라 감소합니다. 주로 원자가 결합의 전자가 온도가 증가함에 따라 더 활성화되기 때문에 전기력이 전자를 더 쉽게 끌어낼 수 있기 때문입니다.

2.2.3 PN 접합의 커패시턴스 효과

PN 접합의 전하량은 인가전압에 따라 변화하여 정전 용량 효과를 나타냅니다. 이 커패시턴스를 접합 커패시턴스 C_J(차동 커패시턴스라고도 함)라고 합니다. 다른 생성 메커니즘과 기능에 따라 접합 커패시턴스 C_J는 장벽 커패시턴스 C_B와 확산 커패시턴스 C_D로 나눌 수 있습니다. , 계산식 C_J=C_B+C_D를 따릅니다. 배리어 커패시턴스 왓 확산 커패시턴스는 모두 비선형 커패시턴스입니다.

1- 배리어 커패시턴스

공간 전하 영역(공핍층)의 좁은 이온층은 장벽 영역을 형성합니다. 인가된 바이어스 전압에 따라 장벽 영역의 공간 전하 수는 커패시터의 충방전 효과와 동일하게 변합니다. 순방향 바이어스 전압이 증가하면 장벽 영역이 감소하여 자유 전자 또는 장벽 영역에 구멍; 순방향 바이어스가 감소하면 장벽 영역이 증가하며 이는 장벽 영역에서 자유 전자 또는 정공을 빼내는 것과 같습니다. 배리어 영역의 등가 커패시턴스를 배리어 커패시턴스 C_B라고 합니다. 인가된 바이어스 전압의 주파수가 높으면 장벽 커패시턴스 희 영향이 더 분명해집니다. 저주파 동작이든 고주파 동작이든 상관없이 배리어 커패시턴스는 반도체 장치의 단방향 전도도를 저하시키거나 심지어 작동하지 않을 수도 있다. 실제로 반도체 소자의 최대 동작 주파수는 종종 배리어 커패시턴스 애 의해 결정된다. 장벽 커패시턴스는 다수 캐리어(p_p 및 n_n)와 관련된 커패시턴스 효과이며 순방향 바이어스와 역방향 바이어스 모두 무시. 순방향 바이어스에서는 순방향 전압이 낮을 때 배리어 커패시턴스가 확산 커패시턴스 보답 훨씬 크므로 배리어 커패시턴스가 접합 커패시턴스 C_J ≈ C_B의 주요 구성 요소입니다.

2- 확산 커패시턴스

PN 접합이 순방향 바이 어스되면 내장 전기장이 약해지고 소수 캐리어의 드리프트 모션이 약해집니다. 확산 전류는 드리프트 전류보다 큽니다. 따라서 반대 영역으로 확산되는 캐리어는 장벽 경계에 축적되어 특정 농도의 비평형 소수 캐리어(p_n 및 n_p)를 형성합니다. PN 접합에 가까울수록 농도가 높아집니다. PN 접합에서 멀어질수록 농도가 낮아집니다. 이러한 비평형 소수 캐리어의 전하량은 순방향 바이어스에 따라 변하는데, 이는 커패시터의 충전 및 방전 효과와 동일합니다. 순방향 바이어스가 증가하면 비평형 소수 캐리어가 증가하며, 이는 다음과 같습니다. 커패시터 충전; 순방향 바이어스가 감소하면 비평형 소수 캐리어가 감소하며 이는 커패시터의 방전과 동일합니다. 장벽 영역의 경계에서 등가 커패시턴스를 확산 커패시턴스 C_D라고 합니다. 확산 커패시턴스는 저주파에서 작동할 때 PN 접합의 스위칭 속도에 큰 영향을 미치며 고주파에서 작동할 때 무시할 수 있습니다. 순방향 바이어스에서 순방향 전압이 높으면 확산 커패시턴스가 배리어 커패시턴스 보답 훨씬 크기 때문에 확산 커패시턴스가 접합 커패시턴스 희 주성분인 C_J ≈ C_D . 역 바이어스에서는 비평형 소수 캐리어가 너무 적고 확산 커패시턴스를 무시할 수 있으므로 장벽 커패시턴스가 접합 커패시턴스 C_J ≈ C_B의 주요 구성 요소입니다.

2.3 파워 다이오드의 주요 파라미터

1- 최대 순방향 평균 전류 I_FM(AV)

최대 순방향 평균 전류 I_F(AV)는 전력 다이오드의 정격 전류로, 아래에서 전력 다이오드를 통해 흐를 수 있는 최대 전력 주파수 반파 사인 전류의 평균값을 나타냅니다. 지정된 케이스 온도 T_C 및 방열 조건. I_F(AV)를 초과하면 다이오드가 소손됩니다. 일부 파워 다이오드의 파형은 반드시 반 정현파가 아니며 일부 파워 다이오드는 저항 특성이 없기 때문에 I_F(AV)는 전류의 열 효과에 따라 정의됩니다. 즉, , 동일한 실횻값의 원리에 따라 유사한 발열을 갖는 저항기를 찾으십시오. 방열 조건이 전류를 견디는 파워 다이오드의 능력에 영향을 미친다는 점을 고려하면 방열 문제로 인한 파워 다이오드의 손상을 방지하기 위해 일정한 여유를 두는 것이 좋습니다.

2- 임계 전압 U_TO

임계 전압 U_TO(데드 존 전압이라고도 함)은 전원 다이오드가 켜질 수 있는 가장 낮은 순방향 전압입니다. 임계 전압은 파워 다이오드의 가장 낮은 순방향 전압 강하입니다. 게르마늄 결정의 임계 전압은 약 0.1V입니다. 실리콘 결정의 문턱 전압은 약 0.5V입니다.

3- 온 상태 전압 강하 U_CO

온 상태 전압 강하 U_CO(전도 전압이라고도 함)는 전원 다이오드가 켜져 있고 안정적으로 작동할 때 순방향 전압 강하입니다. 이상적으로는 전원 다이오드의 온 상태 전압 강하는 내장 전위와 동일합니다. 내장 전위는 반도체 도핑 정도와 관련이 있으며 밴드 갭의 절반과 거의 같습니다. 파워 다이오드의 온 상태 전압 강하는 흐르는 전류에 비례합니다. 게르마늄 결정의 온 상태 전압 강하는 일반적으로 약 0.1-0.3V입니다. 실리콘 결정의 온 상태 전압 강하는 일반적으로 약 0.5-0.8V입니다.

4- 최대 순방향 전압 강하 U_FM

최대 순방향 전압 강하 U_FM은 지정된 온도에서 최대 순방향 평균 전류 I_FM(AV)에 해당하는 순방향 전압 강하입니다.

5- 역포화 전류 I_sat

적절한 역 전압이 인가되면 역포화 전류 I_sat라고 하는 매우 작은 누설 전류가 생성됩니다. 역포 회전류는 소수 캐리어의 드리프트 운동에 의해 발생하므로 온도의 영향을 크게 받습니다.

6- 역 반복 피크 전압 U_RRM

역반복 피크 전압 U_RRM(최대 역전압 U_RM이라고도 함)은 파워 다이오드의 정격 전압으로, 이는 전원 다이오드는 반복적으로 적용될 수 있습니다. 이 값을 초과하면 파워 다이오드가 역전되어 파손됩니다. 회로의 과전압 및 기타 요인을 고려하면 파워 다이오드를 사용할 때 일반적으로 이중 마진이 있어야 합니다. 예를 들어 정격 전압이 1000V인 파워 다이오드는 500V 파워 다이오드로만 사용할 수 있습니다.

7- 역 복구 시간 t_rr

역 회복 과정은 파워 다이오드의 커패시턴스 효과에 의해 발생합니다. 스위치가 온 상태에서 오프 상태로 전환될 때 파워 다이오드는 역전류를 차단하기 전에 접합 커패시턴스 애 저장된 전하를 방출해야 합니다. 이 방전 시간을 역 회복 시간 t_rr, 즉 순방향 전도 전류가 0인 시점부터 완전히 턴 오프 상태가 될 때까지의 시간이라고 합니다. 사양이 다른 파워 다이오드는 역회복 시간이 다르기 때문에 회로 설계 시 충분히 고려하여야 합니다. 그렇지 않으면 불필요한 문제가 발생할 수 있습니다. 예를 들어, 파워 다이오드의 역회복 시간은 T_rr입니다. T₁ 주기(T₁<T_rr)의 연속 PWM 파가 파워 다이오드를 통과하면 PWM 파는 파워 다이오드가 역 바이 어스될 때 차단됩니다.

8- 최대 작동 접합 온도 T_JM

접합 온도 T_J는 PN 접합의 평균 온도를 나타냅니다. 최대 작동 접합 온도 T_JM은 PN 접합이 손상 없이 견딜 수 있는 최고 평균 온도를 나타냅니다(일반적으로 게르마늄 트랜지스터의 최고 접합 온도는 약 75°C이고 실리콘의 최고 접합 온도는 트랜지스터는 약 150°C입니다). 온도는 파워 다이오드의 작동 특성에 매우 큰 영향을 미치므로 과열로 인해 파워 다이오드가 손상되지 않도록 충분한 방열 조건을 제공해야 합니다.

9- 최대 작동 주파수 f_M

최대 작동 주파수 f_M은 다이오드의 상위 턴 오프 주파수입니다. 주파수가 너무 높으면 전력 다이오드가 용량 효과로 인해 역전류를 차단하는 기능을 쉽게 잃게 됩니다. 동시에 주파수가 너무 높으면 온 상태의 소비 전력 증가로 인해 파워 다이오드가 연소됩니다.

10- 서지 전류 I_FSM

서지 전류 I_FSM은 전력 다이오드가 견딜 수 있는 하나 이상의 전력 주파수 주기의 최대 연속 과전류를 나타냅니다.

2.4 파워 다이오드의 기본 특성

2.4.1 파워 다이오드의 정적 특성

파워 다이오드의 정적 특성은 주로 그림 6과 같이 파워 다이오드의 볼트-암페어 특성 곡선을 나타냅니다.

파워 다이오드의 양단에 순방향 바이어스 전압을 인가하면 파워 다이오드가 즉시 켜지지 않습니다. 순방향 전압이 파워 다이오드의 임계 전압 U_TO보다 클 때만 파워 다이오드가 켜집니다. 이때 순방향 전류 I_F가 크게 증가하기 시작하여 파워 다이오드가 안정적인 전도 상태가 될 때까지 다이오드의 전도 전압이 U_CO. 순방향 전류가 I_FM에 도달하면 해당 전압 강하는 U_FM이 되며 과도한 전류로 인해 파워 다이오드가 소손됩니다.

파워 다이오드의 양단에 역 바이어스 전압을 인가하면 파워 다이오드는 전도되지 않고 작은 일정한 값의 전류, 즉 역 누설 전류가 생성됩니다. 역전압이 파워 다이오드의 역 U_BR에 도달하면 파워 다이오드가 역으로 분해되고 이때 역전류가 매우 커지게 됩니다.

2.4.2 파워 다이오드의 동적 특성

파워 다이오드의 동적 특성은 스위칭 특성, 즉 온 상태에서 오프 상태로 전환되는 동안 파워 다이오드의 전압-전류 특성을 말합니다. 접합 커패시턴스 때문에 파워 다이오드의 전압-전류 특성은 시간에 따라 변합니다.

1- 켜기 프로세스

턴 온 프로세스에서 파워 다이오드의 동적 특성은 그림 7에 나와 있습니다. 전압이 제로 바이어스에서 순방향 바이어스로 변경되면 파워 다이오드의 순방향 전류 I_F가 0에서 증가합니다. I_F1. 큰 di/dt로 인해 라인 인덕턴스의 작용으로 파워 다이오드의 양단에서 순방향 피크 전압 U_FP가 생성됩니다. 일정 시간이 지나면 순방향 전압 U_F가 U_FP에서 안정적인 전압 U_F1(즉, 온 상태 전압 강하). 이 과정에서 순방향 전류가 0에서 I_F1까지 상승하는 시간을 순방향 회복 시간 t_fr이라고 합니다.

2- 종료 프로세스

턴 오프 과정에서 파워 다이오드의 동적 특성은 그림 8과 같습니다. 접합 커패시턴스 론 인해 순방향 바이어스가 역방향 바이어스로 변환되더라도 파워 다이오드는 즉시 꺼지지 않지만 역 차단 기능을 회복하는 데 시간이 걸립니다.

파워 다이오드가 t_F에서 순방향 바이어스에서 역방향 바이어스로 전환되면 순방향 전류 I_F가 급격히 감소하고 t₀에서 0으로 떨어지고 di_F/dt가 크다. t₀에서 t₁까지 전류는 사라지지 않을 뿐만 아니라 역전류 I_R이 되어 최대값 I_RP에 도달할 때까지 급격히 증가합니다. 이 기간을 지연 시간 td라고 합니다. t₁에서 t₂까지 역전류는 매우 작은 값으로 급격히 떨어지기 시작합니다. 이 기간을 하강 시간 t_f라고 합니다. t₂부터 역방향 전류는 0으로 떨어질 때까지 천천히 감소하기 시작합니다(사실 역 누설 전류는 여전히 매우 작음). t₀에서 t₂까지의 시간을 역 회복 시간 trr이라고 하며, 이 시간 동안 파워 다이오드가 역전도됩니다. 역 회복 시간 trr은 파워 다이오드의 동작 주파수를 결정합니다. 외부 회로의 작동 주파수가 너무 높으면 역방향 바이어스 시 파워 다이오드가 역 차단 상태에 들어갈 수 없으며 역전류가 크게 발생합니다. 이는 파워 다이오드가 역 차단 능력을 잃는 것과 같습니다.

역방향 전류가 최대값으로 상승하기 전에 파워 다이오드 양단의 전압은 온 상태의 전압 강하 U_F1에서 0으로 급격히 떨어집니다. 동시에 t_f는 일반적으로 매우 짧기 때문에 di_R/d_t는 매우 큽니다. 라인 인덕턴스의 작용으로 파워 다이오드의 양단에서 역첨두 전압 URP가 빠르게 생성되다가 안정된 값 UR1까지 떨어지기 시작한다. 역 피크 전압은 일반적으로 매우 크며 파워 다이오드를 파괴할 수 있습니다. 따라서 trr에서 tf의 비율을 높이면 역 피크 전압을 줄이는 데 도움이 됩니다. 회복 계수(Sr=t_f/t_d)는 일반적으로 파워 다이오드의 역회복 특성의 부드러움을 표현하는 데 사용됩니다.

2.5 파워 다이오드의 주요 유형

1- 범용 다이오드

정류기 다이오드라고도 하는 범용 다이오드(GPD)는 긴 회복 시간, 높은 순방향 전류 정격 및 역방향 전압 정격을 갖습니다. 주로 낮은 스위칭 주파수(1kHz 이하)의 정류회로에 사용되며 일반적으로 중주파 및 고주파수 회로에는 사용할 수 없습니다.

2- 빠른 복구 다이오드

FRD(Fast Recovery Diode)의 내부 구조는 범용 다이오드와 다릅니다. P-I-N 구조를 형성하기 위해 P형과 N형 실리콘 재료 사이에 기본 영역 I을 추가합니다. 베이스 영역이 매우 얇고 역 회복 전하가 적기 때문에 t_rr 및 과도 순방향 전압 강하를 크게 감소시킬 뿐만 아니라 역전압 내성 능력을 향상시킵니다. 고속 회복 다이오드의 회복 시간은 매우 짧고(t_rr>100ns, 일반적으로 수백 ns) 순방향 전압 강하는 약 0.6V이며 순방향 전류는 수 암페어에서 수천 암페어입니다. , 역 피크 전압은 수백에서 수천 볼트에 이를 수 있습니다. 고속 복구 에피택시 다이오드(FRED)라고도 하는 초고속 복구 다이오드는 역 복구 전하가 더 감소하므로 복구 시간이 더 짧습니다(t_rr<100ns, 최저 20 ~30ns). 초고속 회복 다이오드의 순방향 전압 강하는 또한 매우 낮지만(약 0.9V), 역방향 내전압 성능은 일반적으로 높지 않습니다(1200V 미만).

3- 쇼트키 배리어 다이오드

쇼트키 배리어 다이오드(SBD)는 금속과 반도체가 접촉하여 형성된 배리어를 기반으로 하는 일종의 파워 다이오드입니다. 범용 다이오드 및 고속 회복 다이오드와 비교하여 쇼트키 배리어 다이오드는 역 회복 시간이 짧고 순방향 전압 오버슈트가 뚜렷하지 않으며 역 저항 전압이 높지만 역 누설 전류가 크다는 장점이 있습니다. 쇼트키 배리어 다이오드의 순방향 전압 강하는 역방향 내전압의 영향을 받으며 역방향 내전압이 증가하면 순방향 전압 강하는 크게 증가합니다. 그러나 역방향 내전압이 낮을 때 쇼트키 배리어 다이오드의 순방향 전압 강하는 범용 다이오드 및 고속 회복 다이오드에 비해 현저히 낮아 스위칭 손실과 온 상태 손실이 매우 낮습니다. 따라서 쇼트키 배리어 다이오드는 일반적으로 200V 미만의 정류 회로에 사용됩니다. 그러나 쇼트키 배리어 다이오드는 온도에 매우 민감하므로 작동 온도를 엄격하게 제한해야 합니다.

§3. 트랜지스터 란 무엇입니까?

반지에 어 소자와 완전제어 소자를 소개하기 전에 BJT(Bipolar Junction Transistor)에 대해 간략히 소개할 필요가 있다.

3.1 트랜지스터 소개

트랜지스터(반도체 트랜지스터 또는 Bipolar Junction Transistor, BJT라고도 함)는 3개의 단자와 2개의 PN 접합이 있는 바이폴라 장치입니다. 트랜지스터는 반도체 소자의 기본 부품이자 핵심 부품 중 하나입니다. 1940년대에 탄생한 이래 트랜지스터는 전자 회로의 구조를 완전히 바꾸어 반도체 혁명을 일으켰으며 집적 회로와 대규모 집적 회로의 출현을 촉진했습니다. 트랜지스터는 전류 증폭 기능이 있어 베이스 전류의 아주 작은 변화로 컬렉터 전류의 큰 변화를 제어할 수 있어 전자 회로에서 무접점 스위치로 많이 사용된다. 트랜지스터의 스위칭 주파수가 높고 기계적 수명이 없으므로 전자기 릴레이 및 기계식 스위치에 비해 이점.

3.2 트랜지스터는 어떻게 작동합니까?

3.2.1 트랜지스터의 기본 구조

트랜지스터는 파워 다이오드보다 PN 접합이 하나 더 있는 3층 반도체 구조입니다. 이 밀접하게 배치된 두 개의 PN 접합은 트랜지스터를 서로 다른 영역과 도핑 농도를 가진 세 부분으로 나눕니다. 기본 영역은 매우 얇습니다(3- 30μ m) 도핑 농도가 낮습니다. 이미터 영역의 면적이 작고 도핑 농도가 높습니다. 컬렉터 영역의 면적이 크고 도핑 농도가 낮습니다. 컬렉터 영역과 베이스 영역 사이의 PN 접합을 컬렉터 접합 J₁라고 합니다. 이미터 영역과 베이스 영역 사이의 PN 접합을 이미터 접합 J₂라고 합니다.

트랜지스터는 재료에 따라 실리콘 트랜지스터와 게르마늄 트랜지스터로 나눌 수 있습니다. 도핑 구성에 따라 트랜지스터는 PNP 트랜지스터와 NPN 트랜지스터로 나눌 수 있습니다. 순방향 바이어스에서 PNP 트랜지스터의 이미 터 영역은 정공을 방출하고 방향은 전류 방향과 같으므로 전기 기호의 화살표 이미 터에서 베이스로 이동합니다. 순방향 바이어스에서 NPN 트랜지스터의 이미 터는 자유 전자를 방출하고 방향은 전류 방향과 반대이므로 전기 기호의 화살표는 베이스에서 이미 터로 이동합니다.

3.2.2 트랜지스터의 작동 원리

NPN 트랜지스터를 예로 들어보겠습니다. NPN 트랜지스터는 그림 11, a와 같이 두 개의 등가 다이오드(VD1 및 VD2)로 간주할 수 있습니다. VD1의 N-영역은 도핑 농도가 낮고 면적이 넓기 때문에 눈사태 고장이 잘 일어나지 않아 큰 역전압을 견딜 수 있다. 그러나 순방향 바이어스에서 VD1의 순방향 전류는 매우 작기 때문에 VD1은 역 차단 상태에서 작동하는 데 매우 적합합니다. VD1은 VD1이 역 상태에서 작동할 때 역포화 전류 I_CBO를 생성하지만 N-영역과 P 영역의 도핑 농도가 매우 낮아 I_CBO가 매우 작습니다. VD2의 N+ 영역은 도핑 농도가 높고 면적이 작기 때문에 눈사태 고장이 발생하기 쉬우므로 역내전압 능력이 매우 불량하다. 그러나 순방향 바이어스에서 VD1은 매우 큰 순방향 전류를 생성할 수 있으므로 VD2는 순방향 전도 상태에서 작동하는 데 매우 적합합니다. VD2가 순방향 상태에서 작동하면 두 개의 전류가 생성됩니다. 하나는 P 영역의 정공 흐름에 의해 생성된 전류 I_EP이고 다른 하나는 N+ 영역의 전자 흐름에 의해 생성된 전류 I_EN입니다. VD1의 P 영역의 도핑 농도는 N+ 영역의 도핑 농도보다 낮기 때문에 I_EN은 I_EP보다 크다. 이 두 등가 다이오드의 작동 원리를 알면 NPN 트랜지스터의 작동 원리를 쉽게 이해할 수 있습니다.

공통 이미 터 연결 방법을 통해 NPN 트랜지스터를 연결하십시오. 컬렉터 전원 공급 장치 E_C와 컬렉터 저항 R_C는 컬렉터와 이미 터에 직렬로 연결됩니다. 기본 전원 공급 장치 E_B 및 기본 저항 R_B는 기본 및 이미 터에 직렬로 연결됩니다. 이 회로에서 전류는 컬렉터와 베이스에서 NPN 트랜지스터로 흐르고 이미 터에서 NPN 트랜지스터 밖으로 흐릅니다. 컬렉터에서 흐르는 총 전류는 컬렉터 전류 I_C입니다. 베이스에서 흐르는 총 전류는 베이스 전류 I_B입니다. 이미 터에서 흐르는 총 전류는 이미 터 전류 I_E입니다. I_C와 I_E 간의 선형 관계는 공통입니다. 기본 전류 이득 α이고 I_C와 I_B 간의 선형 관계는 공통 이미터 전류 이득 β. 도핑 농도의 차이로 인해 컬렉터 접합 J₁는 순방향 바이어스에 적합하지 않고 이미터 접합 J₂는 역방향 바이어스에 적합하지 않습니다. 편견. 컬렉터와 이미 터가 반대로 연결되면 NPN 트랜지스터 고장 가능성이 크게 높아집니다.

차단 상태: NPN의 구조는 항상 역 바이어스 상태에서 PN 접합을 만듭니다. 베이스에 전압이 인가되지 않은 경우 컬렉터와 에미터에 큰 전압(항복전압 BV_CEO 미만)을 인가해도 NPN 트랜지스터가 켜지지 않습니다. 작은 누설 전류 I_CEO).

활성 상태: NPN 트랜지스터를 켜려면 VD1과 VD2가 동시에 작동해야 하므로 J₁ 역방향 바이어스(U_BC<0) 및 J₂ 순방향 바이어스(U_BE>U_TO)를 만들기 위해 베이스에 특정 전압을 인가해야 합니다. NPN 트랜지스터가 켜지면 내부 전류는 그림 11, b와 같이 등가 다이오드가 별도로 작동할 때와 약간 다릅니다. N+ 영역에서 P 영역으로 주입된 자유 전자는 P 영역의 정공과 완전히 재결합하지 않습니다. J₂의 역 바이어스로 인해 자유 전자의 일부가 P 영역을 통과하여 N- 영역으로 직접 주입되어 역전류 I_CN을 생성합니다. NPN 트랜지스터가 활성 상태에서 작동할 때 베이스 전류(I_B)의 작은 변화는 콜렉터 전류(I_C)의 큰 변화를 일으킬 것입니다. 이 현상을 컨덕턴스 변조 효과라고 합니다. 이 현상은 작은 입력 전류가 큰 출력 전류로 증폭되는 것과 같으므로 활성 상태를 증폭 상태라고도 합니다.

포화 상태: I_B가 증가함에 따라 P 영역의 정공 농도가 감소하고 I_EP가 감소하며 J₁의 공핍 영역이 계속 증가합니다. 동시에 N+영역에서 P영역으로 주입되는 자유전자가 점점 줄어들기 때문에 I_BN은 최소값 부근까지 떨어지며 I_C에 대한 I_B의 증폭효과가 약해지기 시작했다. I_B와 I_C가 더 이상 선형 관계를 갖지 않으면 NPN 트랜지스터가 포화 상태에 들어가기 시작합니다. 이때, I_B가 증가할수록 I_C가 서서히 증가하고 NPN 트랜지스터의 포화 깊이도 깊어지기 시작한다. N+ 영역의 거의 모든 자유 전자가 N- 영역에 주입되면 베이스 전위는 컬렉터 전위와 동일합니다(UBC=0). 이때 NPN 트랜지스터는 깊은 포화 상태에 있으며 IC는 I_B의 영향을 전혀 받지 않습니다. J1의 공핍 영역이 증가함에 따라 J₁에 대한 애벌랜치 브레이크다운 가능성도 증가한다는 점에 유의해야 합니다.

* 트랜지스터의 계산 공식

I_C = I_CN + I_CBO, (1)

I_B = I_BN + I_EP - I_CBO, (2)

I_E = I_C + I_B = I_CN + I_BN + I_EP, (3)

I_C > 0이므로 I_E / I_C = I_B / I _C + 1; (4)

α = I_CN / I_E = (I_C - I_CBO) / I_E, (5)

β = I_CN / (I_B + I_CBO) = (I_C - I_CBO ) / (I_B + I_CBO), (6)

왜냐하면 I_C > I_B >> I_CEO >> I_CBO ≈ 0, 모든 누출을 무시하는 경우 현재, 우리는 α ≈ I_C / I_E, β ≈ I_C / I_B, < 엠>(7)

그러면 1/α = 1/β + 1, (8)을 얻을 수 있습니다.

따라서 α와 β 사이의 관계는 α = β / (1 + β), β = α / (1 - α)입니다. (9)

* 누설 전류

컬렉터 접합 역포화 전류 I_CBO와 침투 전류 I_CEO는 모두 트랜지스터에서 피할 수 없는 누설 전류입니다. 트랜지스터의 이미터(I_E=0)를 열고 컬렉터와 베이스에 전압을 인가하면 그림과 같이 I_CBO 값을 측정할 수 있습니다. 12, 에이. 트랜지스터의 베이스(I_B=0)를 열고 컬렉터와 이미터에 전압을 인가하면 그림과 같이 I_CEO 값을 측정할 수 있습니다. 12, 나.

컬렉터 접합 역포화 전류 I_CBO의 생성 메커니즘은 그림 11, a에 나와 있습니다.

침투 전류 I_CEO의 생성 메커니즘은 다음과 같습니다. 외부 전기장의 작용에 따라 컬렉터 영역의 다수 캐리어가 PN 접합에서 멀어져 공간 전하 영역이 넓어집니다. 컬렉터 접합 J₁의 내장 전기장이 강화되어 드리프트에 도움이 됩니다. 모션; 이미터 영역의 다수 캐리어가 PN 접합에 더 가깝게 이동하여 공간 전하 영역을 좁히고 이미터 접합 J₂의 내장 전기장이 약화되어 드리프트 모션에 도움이 되지 않습니다. . 따라서 내장된 전기장의 작용하게 베이스 영역의 소수 캐리어는 J₁을 통해 컬렉터 영역으로 드리프트 합니다. 동시에 컬렉터 영역의 소수 캐리어는 J₁을 통해 베이스 영역으로 드리프트 하며, 일부는 베이스 영역의 재결합에 참여하고 다른 부분은 이미터 영역으로 확산됩니다. J₂. 기본 영역의 낮은 도핑 농도로 인해 기본 영역의 재조합에 참여하는 소수 캐리어의 비율이 매우 낮습니다. 이 과정이 트랜지스터를 켤 때 I_EN이 생성되는 메커니즘과 매우 유사하다는 것을 찾는 것은 어렵지 않습니다. 따라서 I_CEO와 I_CBO 사이에는 선형 관계가 있습니다. I_CEO = (1 + β) * I_CBO. 그러나 컬렉터 영역과 베이스 영역의 낮은 도핑 농도로 인해 I_CEO의 값은 매우 낮고 일반적으로 무시할 수 있습니다. 실리콘 트랜지스터의 I_CEO는 일반적으로 100nA 미만입니다. 게르마늄 트랜지스터의 I_CEO는 일반적으로 100μA 미만입니다.

* 컨덕턴스 변조 효과

컨덕턴스(G)는 저항의 역수이며 단위는 지멘스(S)입니다. 전도도 변조 효과(베이스 영역 전도도 조절 효과 또는 웹스터 효과라고도 함)는 BPT(바이 폴라 트랜지스터)의 기본 특성 중 하나로, 베이스 영역의 전도율(또는 베이스 영역은 밤이 폴라 트랜지스터의 작동 전류가 클 때 크게 감소합니다. BJT를 제외하고 SCR, GTO, GTR과 같은 다른 밤이 폴라 트랜지스터와 IGBT의 기생 트랜지스터는 모두 전도도 변조 효과가 있습니다. 웹스터 효과 외에도 밤이 폴라 트랜지스터의 작동 전류가 클 때 얼리 효과(컬렉터 접합 전압의 변화가 베이스 영역의 폭의 변화로 이어지는 현상)와 커크 효과( 베이스 영역의 너비가 증가하는 현상)도 나타납니다.

3.3 트랜지스터의 주요 매개변수

1- 공통 기본 전류 이득 α

공통 베이스 전류 이득 α(전체 이름은 "하이브리드 매개변수 순방향 전류 이득, 공통 베이스", HFB)이며, 이미터 효율 계수와 베이스 영역 전송 계수, α = F_E * F_B에 의해 결정됩니다. 베이스가 제로 바이어스(U_BC = 0)일 때 베이스 단락 증폭 계수 α₀는 이미터 효율 계수, 베이스 영역 전송 계수에 의해 결정됩니다, 컬렉터 효율 계수 및 애벌랜치 곱셈 계수, α0 = F_E * F_B * F_C * M.

에미터 효율 계수 FE는 베이스 영역에 주입된 전자 전류 IEN과 에미터 전류 IE의 비율이며, FE = IEN / IE = IEN / (IEN + IEP) = 1 / [1 + (IEP / IEN) ]입니다. 베이스 영역의 도핑 농도를 줄임으로써 베이스 영역의 총 불순물 양은 에미터 영역의 총 불순물 양보다 훨씬 적으므로 에미터에서 베이스 영역으로 주입되는 소수 캐리어의 수를 효과적으로 늘릴 수 있습니다. 지역. IEP 대 IEN의 비율이 0에 가까울수록 트랜지스터의 발광 효율이 높아집니다.

베이스 영역 수송 인자 FB는 베이스 영역에 주입된 전자 전류 IEN에 대한 컬렉터 영역에 도달하는 전자 전류 ICN의 비율, FB = ICN/IEN이다. 베이스 영역의 폭을 줄임으로써 에미터 영역의 캐리어가 베이스 영역에 머무르는 시간을 효과적으로 단축할 수 있으므로 베이스 영역을 통과하는 소수 캐리어의 수를 늘릴 수 있습니다. 베이스 영역의 폭이 작을수록 베이스 영역의 에미터 영역에서 전자의 재결합 손실이 작아집니다.

컬렉터 효율 계수 F_C는 컬렉터 영역에 도달하는 전자 전류 ICN에 대한 컬렉터 전류 I_C의 비율, F_C=I_C/I_CN입니다.

애벌랜치 증배 인자 M은 컬렉터 접합의 역 전압이 애벌랜치 항복 전압에 가깝게 증가할 때 애벌랜치 증배 효과를 설명하는 데 사용됩니다. 일반적으로 다음 공식으로 추정됩니다. M = 1 / [1 - (V / V_B) ^n], n은 PN 접합(실리콘: n=1.5- 4, 게르마늄: n=2.5-8); V_B는 컬렉터 J₁의 역 항복 전압입니다. V는 컬렉터 접합의 전압입니다. V의 절댓값이 V_B의 절댓값으로 가는 경향이 있을 때, M은 무한대가 되는 경향이 있고 애벌랜치 브레이크 다운은 PN 접합에서 발생합니다.

일반적으로 hFB(α)는 공통 베이스 DC 전류 이득을 표현하는 데 사용되며, hFB(α) = I_C / I_E이며 그 범위는 일반적으로 0.95-0.99입니다. ; hfb(α)는 공통 베이스 AC 전류 이득을 표현하는 데 사용됩니다. hfb(α) = Δ I_C / Δ I_E. 일반적으로 hfb(α) ≈ hFB(α).

2- 공통 이미 터 전류 이득 β

공통 이미 터 전류 이득 β (전체 이름은 "하이브리드 매개 변수 순방향 전류 이득, 공통 이미 터", HFE)은 컬렉터 전류 대 기본 전류의 비율이며 그 값은 일반적으로 1보다 훨씬 큽니다. 일반적으로 hFE(β) 멀티 미트로 직접 측정할 수 있는 공통 이미 터 DC 전류 이득, hFE(β) = I_C / I_B를 표현하는 데 사용됩니다. hfe(β)는 공통 이미터 AC 전류 이득을 표현하는 데 사용됩니다. hfe(β) = Δ I_C / Δ I_B. 트랜지스터의 전류 증폭 계수(또는 순방향 전류 이득)는 일반적으로 공통 이미 터 전류 이득 β를 나타냅니다.

3- 공통 컬렉터 전류 이득 γ

공통 컬렉터 전류 이득 γ(전체 이름은 "하이브리드 매개변수 순방향 전류 이득, 공통 컬렉터", HFC임)은 베이스 전류에 대한 이미터 전류의 비율입니다. 일반적으로 hFE(γ)는 공통 컬렉터 DC 전류 이득을 표현하는 데 사용됩니다. hFC(γ) = I_E / I_B; hfc(γ)는 공통 컬렉터 AC 전류 이득을 표현하는 데 사용됩니다. hfc(γ) = Δ I_E / Δ I_B. 이 매개변수는 평상시에는 거의 사용되지 않습니다.

4- 임계 전압 U_TO

임계 전압 U_TO는 트랜지스터의 이미터 접합 전도를 유발하는 전압입니다.

5- 특성 주파수 fT

특성 주파수 fT는 이득 대역폭 곱이라고도 하며 β=1일 때 트랜지스터의 작동 주파수로 정의할 수 있습니다. 동작 주파수 f₀와 고주파 전류 증폭 계수 β를 알면 특성 주파수 fT를 얻을 수 있습니다. fT=β* f₀. 작동 주파수가 증가함에 따라 배율이 감소합니다. 트랜지스터의 작동 주파수가 특성 주파수(f₀ = fT)와 같으면 트랜지스터는 전류 증폭 기능을 완전히 잃습니다. 트랜지스터의 작동 주파수가 특성 주파수(f₀> fT)보다 크면 트랜지스터가 정상적으로 작동하지 않습니다.

6- 최대 작동 전압 U_CEM

최대 작동 전압 U_CEM은 트랜지스터의 정격 전압입니다. 최대 작동 전압 U_CEM을 초과하면 트랜지스터가 고장 납니다.

7- 최대 컬렉터 허용 전류 I_CM

최대 컬렉터 허용 전류 I_CM은 트랜지스터의 정격 전류입니다. 일반적으로 전류 이득 β가 최댓값에서 절반으로 떨어질 때 해당하는 컬렉터 전류 I_C를 I_CM로 지정합니다. 사용의 안전성을 보장하기 위해 일반적으로 이중 여백을 남겨 둘 필요가 있습니다.

8- 최대 수집기 소산 전력 P_CM

최대 컬렉터 손실 전력 P_CM은 트랜지스터가 최고 작동 온도(보통 25°C)에서 최고 접합 온도에 도달하는 전력입니다. 트랜지스터가 최대 접합 온도에 도달하면 내부 PN 접합 구조가 영구적으로 파괴됩니다.

3.4 트랜지스터의 기본 특성

안정된 동작 동안의 트랜지스터의 파라미터들(이 파라미터들은 일반적으로 고정된 값이거나 천천히 변화함) 사이의 관계를 정적 특성이라고 합니다. 턴 온 과정과 턴 오프 과정에서 트랜지스터의 매개변수 사이의 관계(이 매개변수는 일반적으로 급격히 변화함)를 동적 특성이라고 합니다. 트랜지스터의 입력 신호에 DC 신호만 있는 경우를 DC 동작(또는 정적 동작)이라고 합니다. 트랜지스터의 입력 신호에 교류 신호가 있으면 교류 동작(또는 동적 동작)이라고 합니다.

NPN 트랜지스터(공통 이미 터 연결)의 경우 입력이 베이스이고 출력이 컬렉터이므로 입력 전류는 I_B, 입력 전압은 U_BE , 출력 전류는 I_C(출력 회로의 저항 R_C에서 출력), 출력 전압은 U_CE입니다.

3.4.1 트랜지스터의 정적 특성

트랜지스터의 정적 특성은 입력 특성(입력 전류와 입력 전압의 관계), 출력 특성(출력 전류와 출력 전압의 관계), 온도(온도가 입력 특성 및 출력 특성에 미치는 영향) 및 안전 동작 영역으로 구분됩니다. (트랜지스터의 안정적인 작동 조건).

1- 입력 특성

트랜지스터의 입력 특성은 그림과 같이 파워 다이오드의 순방향 입력 특성과 유사합니다. 13.

U_CE가 고정 값이고 U_BE>U_TO일 때 기본 전류 I_B는 다음과 같이 증가합니다. U_BE 증가.

U_CE가 증가하면 U_TO가 증가하고 입력 특성 곡선이 오른쪽으로 이동합니다. U_CE가 증가함에 따라 이미터 영역에서 베이스 영역으로 주입되어야 하는 캐리어의 일부가 베이스 영역을 통과하여 컬렉터 영역으로 직접 주입되기 때문에 캐리어가 베이스 영역의 농도가 너무 낮아 이미터 접합을 열 수 없습니다(즉, 이미터 접합의 확산 전류가 드리프트 전류보다 작거나 같음). 따라서 이미터 영역에서 베이스 영역으로 더 많은 캐리어를 주입하기 위해서는 U_BE를 증가시킬 필요가 있으며(즉, 문턱 전압이 증가함), 입력 특성 곡선도 오른쪽으로 이동한다. U_CE가 어느 정도 증가하면 이미터 영역에서 베이스 영역으로 주입될 수 있는 대부분의 캐리어가 컬렉터 영역으로 집결되므로 U_CE 계속 증가하면 트랜지스터의 입력 특성을 거의 변경할 수 없습니다.

2- 출력 특성

트랜지스터의 출력 특성을 소개하기 전에 DC 부하 라인의 개념을 소개할 필요가 있습니다. DC 부하 라인은 트랜지스터가 정적 상태에서 작동할 때 콜렉터 부하 R_C(출력 단자 저항)의 볼트-암페어 특성 곡선입니다. I_C = (E< sub>C - U_CE) / R_C. 트랜지스터가 오프 상태가 되면 컬렉터 회로가 오프 상태가 되는 것과 같습니다. 이때 U_CE=0, R_C의 전압은 전원전압 E_C와 같다. 트랜지스터가 온 상태에 들어갈 때 I_CM은 출력 전류 I_C의 가능한 최대값, 즉 R_C를 통해 흐르는 최대 전류입니다. I_C를 Y축으로, U_CE를 X축으로 하여 직교좌표계에서 이 두 점을 표시하고 선분 즉, DC 부하를 그린다. 라인. DC 부하선과 Y축의 교차점을 포화점이라고 하고 X축과의 교차점을 차단점이라고 합니다. DC 부하선의 기울기는 R_C의 저항값입니다.

DC 부하 라인과 트랜지스터의 출력 특성 곡선의 교차점을 정지 동작점 또는 Q 점이라고 합니다. 트랜지스터가 정적 작동점에서 작동할 때 입력 신호의 AC 신호가 어떻게 변하든 상관없이 트랜지스터는 안정적인 증폭 상태에서 작동하도록 보장할 수 있습니다(즉, 이미 터 접합은 순방향 바이 어스되고 컬렉터 접합은 역 바이어스) 비선형 왜곡이 발생하지 않습니다. Q 포인트를 선택할 때 최상의 증폭 효과를 얻으려면 트랜지스터의 포화 영역(포화 왜곡 방지)과 차단 영역(컷오프 왜곡 방지)에서 멀리 떨어져 있어야 합니다.

트랜지스터는 주로 컬렉터 접합 J₁의 역전류를 통해 출력하므로 출력 특성 곡선은 파워 다이오드의 역 바이어스 하에서의 정적 특성 곡선(그림 14 참조). 파워 다이오드와 비교할 때 트랜지스터에는 세 가지 작동 상태가 있습니다. 출력 전류 I_C와 입력 전류 I_B의 관계를 직관적으로 이해하기 위해 X축을 왼쪽으로 확장하고 왼쪽 부분을 X축은 I_B의 양의 X 반쪽 축으로 간주할 수 있습니다. Q 포인트는 I_C 및 I_B의 특성 곡선을 0, A, B 및 C의 4개 섹션으로 나누는 두 번째 사분면에 투영됩니다. 이 섹션은 해당 트랜지스터의 작업 영역으로

차단 영역(섹션 0): U_BE≤ U_TO 또는 I_B=0일 때 이미 미터 접합은 꺼진 상태입니다. . 이때, 컬렉터 접합이 역 바이어스(U_BC<0) 되어도 트랜지스터는 여전히 오프 상태(실제로는 매우 작은 침투 전류 I_CEO). 마찬가지로 컬렉터 접합이 오프 상태(I_C=0)인 경우 이미 터 접합이 순방향 바이어스(U_BE>0) 되더라도 트랜지스터는 켜지지 않습니다. 따라서 트랜지스터의 차단 조건은 I_C * I_B = 0입니다.

활성 영역(섹션 A): 이미터 접합이 순방향 바이 어스되고 임계 전압보다 클 때(U_BE>U_TO>0), I _B>0, 컬렉터 접합이 역 바이 어스되면(U_BC≤0), 트랜지스터는 활성 영역(증폭 영역)에서 작동합니다. 이때 I_C의 값은 U_CE와는 아무런 관련이 없고 I_B에만 영향을 받으며, I_B와 I_C 사이의 선형 관계, I_C = β * I_B.

채도 영역(섹션 B, 섹션 C): 베이스 전류가 증가함에 따라 베이스 영역의 정공 수가 감소하고, 이미터 영역에서 베이스 영역으로 주입되는 캐리어도 감소하여 베이스 영역의 공핍층이 넓어짐. 포화 경계에 도달하면 트랜지스터의 증폭 능력이 약해지기 시작합니다(β' = Δ I_C / Δ I_B < β), I _B와 I_C는 더 이상 선형 관계가 아니며 트랜지스터는 중포화 상태(얕은 포화 상태, 섹션 B)에 들어가기 시작합니다. 베이스 영역의 구멍수가 임곗값으로 떨어지면 베이스 영역의 전위는 컬렉터 영역의 전위와 동일합니다. 즉, 컬렉터 접합 J₁는 0입니다. 바이어스(U_BC=0)이고 베이스 전류는 증폭 효과를 완전히 잃습니다(β' = Δ I_C / Δ I_B = 0), 트랜지스터는 완전히 포화 상태(깊은 포화 상태, 섹션 C)에 들어갑니다.

트랜지스터가 얕게 포화되면 베이스 전류 I_B가 작고 전도 전압 강하가 크며, 즉 트랜지스터의 등가 저항이 커서 포화 상태에서 빠져 나오기 쉽습니다. . 트랜지스터가 포화 상태일 때 베이스 전류 I_B는 크고 전도 전압 강하는 작습니다. 즉, 트랜지스터의 등가 저항은 작습니다. 그리고 I_B가 증가하면 트랜지스터의 포화 상태가 계속 심화되어 포화 상태를 벗어나기 어렵습니다. 실제 동작에서 I_B(sat) = E_C / (β * I_CM)일 때, 트랜지스터는 일반적인 의미의 포화 상태인 깊은 포화 상태에 들어갔다. 때로는 트랜지스터를 깊은 포화 상태로 가속하기 위해 I_B(sat)의 몇 배인 기본 전류가 인가됩니다. 트랜지스터의 작동 상태는 출력 저항 R_C의 영향도 받는다는 점에 유의해야 합니다. 출력 저항 R_C가 작을수록 포화 전류 I_C가 커집니다. , 포화 전압 강하 U_CE가 클수록 포화 트리거 전류 I_B가 커집니다. 출력 저항 R_C가 감소함에 따라 포화 전류 I_C가 I_CM에 접근하여 트랜지스터가 쉽게 연소됩니다. 출력 저항 R_C가 0에 가까우면 트랜지스터가 소손되어도 포화 상태로 들어갈 수 없습니다. 따라서 출력 저항이 클수록 트랜지스터가 포화 상태에 들어갈 가능성이 더 높아집니다.

3- 온도

온도가 상승하면 반도체의 고유 열 여기가 발생하여 반도체 내부의 캐리어 농도가 증가합니다. 전도성을 증가시킵니다. 전도도의 증가는 누설전류의 증가, 문턱전압의 감소, 전류 이득의 증가 등의 원인이 됩니다. 따라서 트랜지스터의 입력 특성곡선은 온도가 상승함에 따라 우측으로 이동하고 출력특성곡선은 트랜지스터의 온도가 상승함에 따라 위로 이동합니다. 온도가 상승하면 트랜지스터의 열파괴 가능성도 높아지므로 실제 사용에서는 트랜지스터에 충분한 방열 조건을 갖추어야 합니다.

4- 안전한 작동 영역

트랜지스터의 모델이 알려진 경우 해당 P_CM 매개변수도 알려져 있습니다. P_CM=I_C * U_CE를 통해 P_CM 곡선을 그릴 수 있습니다. I_CM, U_CEM, P_CM 곡선은 트랜지스터의 SOA(안전 작동 영역)를 결정할 수 있습니다. 이 영역에서 트랜지스터 손상 없이 안정적으로 작동할 수 있습니다. 안전 작동 영역 밖의 영역은 위험 영역입니다. 위험 지역에서는 트랜지스터의 온도가 크게 증가하여 열 파괴에 더 취약합니다. 따라서 트랜지스터는 위험한 지역에서 작동하는 것을 피해야 합니다.

3.4.2 트랜지스터의 동적 특성

1- 켜기 프로세스

켜짐 조건(U_BE> U_TO)이 충족되면 트랜지스터가 켜집니다. 트랜지스터의 턴 온 과정은 지연 시간 t_d, 상승 시간 t_r 및 확산 시간 t_s로 구분됩니다. .

지연 시간 t_d는 10% I_B1에서 10% I_C1까지 걸리는 시간입니다. 이 시간은 배리어 커패시터를 충전하는 데 필요한 시간입니다.

상승 시간 t_r은 I_C가 10% I_C1에서 90% I_C1. 이 기간 동안 I_C가 급격히 상승했습니다.

확산 시간 t_s는 I_C가 90% I_C1에서 100% I_C1. 이 시간은 확산 커패시터를 충전하는 데 필요한 시간입니다.

켜짐 시간의 계산 공식: t_on=t_d + t_r + t_s

2- 종료 프로세스

차단 조건(I_B=0)이 충족되면 트랜지스터가 꺼집니다. 트랜지스터의 턴 오프 과정은 저장 시간 t_s, 하강 시간 t_f 및 테일 시간 t_t로 나뉩니다. .

저장 시간 t_s는 90% I_B1에서 90% I_C1까지 걸리는 시간입니다. 이 기간은 포화 전도 동안 베이스 영역에 저장된 캐리어를 제거하는 데 필요한 시간입니다.

하강 시간 t_f는 I_C가 90% I_C1에서 10% I_C1. 이 기간 동안 I_C가 급격히 떨어졌습니다.

테일 타임 t_t는 I_C가 10% I_C1에서 I_CEO로 떨어지는 데 걸리는 시간입니다. . 이 기간은 나머지 캐리어의 재조합에 필요한 시간입니다.

꺼짐 시간의 계산 공식: t_off = t_s + t_f + t_t

§4. 반 제어 장치 란 무엇입니까?

4.1 반 제어 장치 소개

반 제어 장치(사이리스터 또는 실리콘 제어 정류기 SCR이라고도 함)는 제어 신호(게이트 트리거)를 통해 켤 수 있지만 끌 수 없는 양극성 장치입니다. 사이리스터는 1956년에 탄생했으며 1960년대와 1970년대에 매우 광범위한 응용 분야를 가지고 있습니다. 그러나 1980년대 완전 제어 장치의 탄생과 함께 사이리스터의 위상은 점차적으로 대체되었습니다. 그러나 사이리스터는 매우 큰 전압과 전류를 견딜 수 있고 구조가 간단하고 작동이 안정적이기 때문에 대용량 애플리케이션에서 여전히 중요한 위치를 유지하고 있습니다. 사이리스터에는 3개의 단자가 있습니다. 사이리스터는 모양에 따라 볼트형(보통 볼트는 양극으로 라디에이터와 단단히 연결되고 설치가 용이함)과 플랫형(플랫 사이리스터는 두 개의 라디에이터로 고정될 수 있음)으로 나눌 수 있습니다. 게이트 트리가 링 외에도 사이리스터는 다음과 같은 이유로 켜집니다. 애노드 전압이 매우 높은 값으로 상승하고 애벌 런치 효과를 유발합니다. 양극 전압 상승률 dv/dt가 너무 높으며, 즉 PN 접합의 접합 커패시턴스 효과입니다. 접합 온도가 높습니다. 라이트 트리거. 전반적으로 게이트 트리가 링만이 가장 정확하고 신속하며 안정적인 제어 방법입니다. 그러나 반도체 기술의 발전으로 인해 이제 모듈식 사이리스터가 일반적입니다(더 보려면 클릭하세요. 사이리스터 모듈).

4.2 사이리스터는 어떻게 작동합니까?

4.2.1 사이리스터의 기본 구조

사이리스터는 트랜지스터보다 PN 접합이 하나 더 많은 P-N-P-N 4층 구조를 가지고 있습니다. 사이리스터는 양극 A, 음극 K, 게이트 G의 3개의 단자를 가지고 있습니다. 사이리스터의 P형 반도체와 N형 반도체의 도핑 정도는 다릅니다. 사이리스터의 내부 구조는 그림 19, a와 같이 두 개의 트랜지스터 V₁ 및 V₂와 동일할 수 있습니다. V₁은 PNP 트랜지스터(P+|N-|P)입니다. P+ 영역은 이미터 영역, N- 영역은 베이스 영역, P 영역은 컬렉터 영역입니다. V₂는 NPN 트랜지스터(N+|P|N-)입니다. N+ 영역은 이미터 영역, P 영역은 베이스 영역, N- 영역은 컬렉터 영역입니다. 트랜지스터와 마찬가지로 사이리스터를 사용할 때 양극과 음극을 반대로 연결하여

4.2.2 사이리스터의 작동 원리

사이리스터의 등가 작동 회로는 그림 19, b에 나와 있습니다. V₁ 및 V₂는 등가 트랜지스터입니다. 사이리스터의 양극과 음극은 출력 회로에 연결되고, 사이리스터의 게이트는 입력 회로에 연결됩니다. E_A는 출력 회로의 전원이고 E_G는 입력 회로의 전원입니다. R는 출력 저항입니다. I_C1은 V₁의 컬렉터 전류이고 I_C2는 V₂의 컬렉터 전류입니다. 애노드에 흐르는 전류는 애노드 전류 I_A, 캐소드에 흐르는 전류는 캐소드 전류 I_K, 게이트에 흐르는 전류는 게이트 전류 I< 하위>G. α₁은 V₁의 공통 기본 전류 이득이며, α₂는 V₂의 공통 베이스 전류 이득입니다. 사이리스터를 켜는 아이디어는 트랜지스터의 아이디어와 유사합니다. 즉, PN 접합 J₂가 더 큰 역전류를 생성하도록 하는 방법입니다.

차단 상태: 순방향 바이어스 전압 U_AK를 사이리스터의 음극과 양극에 인가하고 게이트에 전압을 가하지 않으면 컬렉터와 베이스 V₁ 및 V₂는 열려 있고 사이리스터는 오프 상태입니다. 순방향 바이어스 전압의 영향으로 J₁과 J₃의 공핍층이 좁아지고 J₂의 공핍층이 더 넓어지므로 J₂에 역포화 전류 I_CBO가 있습니다. -- 이 전류는 두 부분으로 구성되며, 하나는 정공 전류 I_CBO1(V₁) 의 공통 베이스 전류, 다른 하나는 자유 전자 전류 I_CBO2(V₂) 의 공통 베이스 전류 . 이 두 전류는 J₁ 및 J₃을 통해 흐르고 두 등가 트랜지스터의 누설 전류 합보다 약간 큰 사이리스터의 누설 전류를 형성합니다. . 긍정적인 차단 상태에서 α₁ + α₂는 매우 작습니다.

전도 상태: 순방향 바이어스가 사이리스터의 게이트에 적용될 때 P+ 영역은 P 베이스 영역에 많은 수의 정공을 주입합니다. 그 중 일부는 N+ 영역으로 들어가 J₃를 만듭니다. 순방향 전도 및 많은 수의 자유 전자가 N + 영역에서 P 염기 영역으로 주입되고 P 염기 영역의 소수 캐리어 농도가 증가하여 I_CBO2가 증가합니다. 그것의 다른 부분은 N-영역으로 들어가고 N-영역의 소수 캐리어 농도를 증가시키므로 I_CBO1가 증가합니다. 이러한 누설 전류는 모두 N 영역의 소수 캐리어를 줄이고 J₁의 공핍층을 좁힙니다. J₁의 공핍층을 어느 정도 좁힐 정도로 충분히 큰 게이트 순방향 바이어스를 가하면 J₁의 동적 균형이 깨지고 많은 수가 P+영역에서 N-영역으로 정공이 주입되어 역전류의 형태로 P영역으로 흘러들어와 전류 I_C1를 형성한 후 사이리스터 외부로 흐른다. 순방향 전류 형태의 N+ 영역; 유사하게, N+ 영역의 자유 전자는 P 영역에서 P+ 영역으로 흐르고 전류 I_C2를 형성합니다. I_C1 및 I_C2가 설정되지 않은 경우 기본 전도도가 매우 작아서 α₁ + α₂는 매우 작습니다. 그러나 I_C1 및 I_C2가 설정되면 컨덕턴스 변조 효과로 인해 , V₁ 및 V₂ 베이스 영역의 전도도가 증가하여 I_C1 및 I _C2. 이 두 전류 사이의 양의 피드백은 α₁ + α₂를 급격히 증가시키고 1에 접근하여 온 상태 전압 강하를 급격히 낮추고 양극 전류 I_A가 급격히 상승하고 마침내 사이리스터를 켭니다.

* 사이리스터의 계산식

I_C1 = α₁ * I_A + I_CBO1, (10)

I_C2 = α₂ * I_K + I_CBO2, (11)

I_K = I_A + I_G, (12)

I_A = I_C1 + I_C2, (13)

I_A = (α₂ * I_G + I_CBO1 + I_CBO2 ) /[1 - (α₁ + α₂) ]. (14)

공식 14에서 볼 수 있습니다.

α₁+α₂가 0에 접근하면 I_A는 전류가 누출되는 경향이 있습니다.

α₁+α₂가 1에 접근하면 I_A는 무한대가 되는 경향이 있습니다.

4.3 사이리스터의 주요 매개변수

4.3.1 정적 매개변수(전압)

1- 순방향 이 반복 피크 전압 U_DSM / 역방향 이 반복 피크 전압 U_RSM

게이트가 열리면 순방향 이 반복 피크 전압 U_DSM(최대 오프 상태 과도 전압이라고도 함)은 순방향의 급격한 굽힘 지점에 의해 결정되는 오프 상태 피크 전압입니다. 볼트-암페어 특성 곡선; 역방향 이 반복 피크 전압 U_RSM(최대 역 과도 전압이라고도 함)은 역 전압-암페어 특성 곡선의 급격한 굽힘 점에 의해 결정되는 오프 상태 피크 전압입니다.

2- 순방향 회전 전압 U_BO

순방향 회전 전압 U_BO는 양극과 음극 사이에 순방향 사인 반파 전압이 인가될 때 사이리스터가 오프 상태에서 온 상태로 천이하는 피크 전압을 나타냅니다. 사이리스터와 게이트는 정격 접합 온도(100℃)에서 개방된다.

3- 역 항복 전압 U_BR

역방향 항복 전압 U_BR는 역 사인 반파 전압이 사이리스터의 양극과 음극 사이에 인가될 때 사이리스터의 역 누설 전류를 급격히 증가시키는 피크 전압을 나타냅니다. 정격 접합 온도(100℃).

4- 순방향 오프 상태 반복 피크 전압 U_DRM / 역 오프 상태 반복 피크 전압 U_RRM

순방향 오프 상태 반복 피크 전압 U_DRM(오프 상태 반복 피크 전압이라고도 함)은 게이트가 열려 있고 접합이 닫힐 때 장치에 반복적으로 인가할 수 있는 순방향 피크 전압입니다. 온도가 평가됩니다. 반복률은 초당 50회이며, 각 시간의 지속시간은 10ms 이하이다. 일반적으로 U_DRM은 U_DSM의 90%로 지정됩니다. 그리고 U_DRM은 U_BO보다 100V 작아야 합니다.

역 오프 상태 반복 피크 전압 U_RRM(역 반복 피크 전압이라고도 함)은 게이트가 열려 있고 접합 온도가 평가했다. 반복률은 초당 50회이며, 각 시간의 지속시간은 10ms 이하이다. 일반적으로 U_RRM은 U_RSM의 90%로 지정됩니다. U_RRM 전압은 U_BR보다 낮아야 합니다.

U_DRM 및 U_RRM은 온도가 증가함에 따라 감소합니다. 테스트 및 사용 중에는 온도를 엄격하게 조절해야 합니다. 일반적으로 사이리스터의 정격 전압은 U_DRM과 U_RRM 중 작은 쪽을 취합니다.

5- 게이트 트리거 전압 U_GT

게이트 트리거 전압 U_GT는 양극과 음극 사이에 일정 값의 순방향 전압이 인가될 때 사이리스터를 오프 상태에서 온 상태로 전환하는 데 필요한 최소 게이트 DC 전압을 나타냅니다. 지정된 주변 온도에서 사이리스터. U_GT는 일반적으로 약 1.5V입니다.

6- 순방향 평균 전압 강하 U_F

순방향 평균 전압 강하 U_F(온 상태 평균 전압 또는 온 상태 전압 강화라고도 함)는 사이리스터의 온 상태 전류는 지정된 주변 온도 및 표준 방열 조건에서 정격 전류입니다. U_F는 일반적으로 0.4-1.2V입니다.

7- 온 상태 피크 전압 U_T

온 상태 피크 전압 U_T는 사이리스터의 온 상태 전류가 정격 전류의 지정된 배수일 때 과도 피크 전압을 나타냅니다.

4.3.2 정적 매개변수(현재)

1- 정격 온 상태 전류 I_T

정격 온 전류 I_T는 지정된 주변 온도(40°C) 및 지정된 냉각 조건에서 사이리스터를 통해 흐를 수 있는 최대 전력 주파수 사인 반파 전류 값을 나타냅니다. 조건, 전도 각도가 170° 이상일 때, 부하는 저항성이고 안정적인 접합 온도가 정격 접합 온도를 초과하지 않습니다. 단방향 사이리스터는 정격 온 상태 평균 전류 I_T(AV)를 정격 전류로 사용합니다. 양방향 사이리스터는 정격 온 상태 유효 전류 I_T(RMS)를 정격 전류로 사용합니다. 전류 파형이 전력 주파수 사인 반파가 아닌 경우 사이리스터는 저항과 동일한 volt-ampere 특성 곡선이 없는 반도체이지만 동일한 유효값(동일한 발열 효과)을 갖는 저항을 기준으로 사용할 수 있습니다. 사이리스터의 정격 전류를 결정합니다(저항의 등가 계산 결과의 1.5-2배).

2- 오프 상태 누설 전류 I_DRM / 역 누설 전류 I_RRM

I_DRM 및 I_RRM은 각각 U_DRM 및 U_RRM의 해당 누설 전류이며 일반적으로 100μ A 미만입니다. .

3- 게이트 트리거 전류 I_GT

게이트 트리거 전류 I_GT는 양극과 음극 사이에 일정 값의 순방향 전압이 인가될 때 사이리스터를 오프 상태에서 온 상태로 전환하는 데 필요한 최소 게이트 DC 전류를 나타냅니다. 지정된 주변 온도에서 사이리스터. 일반 사이리스터의 I_GT는 일반적으로 몇 밀리암페어입니다. 고감도 사이리스터의 I_GT는 일반적으로 수 마이크로 암페어입니다.

4- 유지 전류 I_H

유지 전류 I_H는 사이리스터를 전도 상태로 유지하는 데 필요한 최소 전류입니다. I_H는 일반적으로 수십에서 수백 밀리암페어입니다. 게이트가 트리거되면 게이트 신호가 제거되어도 사이리스터는 여전히 켜져 있고, 사이리스터는 애노드 전류를 줄여야만 꺼질 수 있다. 양극 전류가 I_H보다 작으면 사이리스터가 꺼집니다. 접합 온도가 높을수록 I_H가 작을수록 사이리스터가 꺼질 가능성이 줄어듭니다.

5- 래핑 전류 I_L

래핑 전류 I_L은 사이리스터가 오프 상태에서 온 상태로 막 전환되고 게이트 신호가 제거된 후 사이리스터를 켜진 상태로 유지하는 데 필요한 최소 전류를 나타냅니다. 동일한 사이리스터의 경우 I_L은 일반적으로 I_H의 약 2-4배입니다.

6- 돌입 전류 I_TSM

돌입 전류 I_TSM은 전원 주파수 사인파의 반주기 동안 비정상적인 회로로 인한 사이리스터의 접합 온도가 정격 접합 온도를 초과할 때 이 반복적인 최대 순방향 과부하 전류를 나타냅니다. 일반적으로 순방향 파동에서 사이리스터는 정격 전류의 6배인 과부하 전류를 견딜 수 있습니다. 사이리스터의 수명 동안 서지 횟수의 제한을 초과하면 사이리스터가 영구적으로 손상될 수 있습니다.

7- 정희 전 전류 I_BO

순방향 전류 I_BO는 정격 접합 온도(100℃)에서 Gate가 개방되었을 때 사이리스터를 오프 상태에서 온 상태로 변화시킬 수 있는 피크 전류를 의미합니다.

4.3.3 동적 매개변수

1- 켜짐 시간 t_gt

턴 온 시간 t_gt는 충분한 트리거 신호가 인가되었을 때 사이리스터가 오프 상태에서 온 상태로 전환되는 지연 시간을 나타냅니다. 턴 온 프로세스 동안 사이리스터의 출력 전압 U_AK는 온 상태 전압 강하 U_F 및 양극 전류 I_{로 점차 감소합니다. A}는 정격 온 상태 전류 I_T로 점차 증가합니다.

2- 꺼짐 시간 t_q

꺼짐 시간 t_q는 사이리스터의 켜짐 전류가 0으로 떨어질 때부터 사이리스터가 지정된 꺼짐 전압을 견디기 시작할 때까지의 시간 간격을 나타냅니다. 일반 사이리스터의 t_q는 약 수백 밀리초입니다. t_q는 튜브의 내부 구조와 관련이 있을 뿐만 아니라 온도, dv/dt, di/dt 등과도 관련이 있습니다. t_q는 일반적으로 역 전압을 증가시켜 감소합니다. t_q 동안 애노드 전압을 다시 인가하면 사이리스터를 다시 켤 수 있지만, t_q가 지나면 어떤 방법을 사용해도 사이리스터가 꺼집니다. 양극 전압을 높이려면(사이리스터가 고장 나지 않은 경우).

t_gt 및 t_q는 사이리스터의 작동 주파수를 결정합니다. 높은 작동 주파수 회로의 경우 t_q가 작은 사이리스터를 선택해야 합니다(t_q가 작으면 t_gt가 더 작음). . 이 매개변수는 일반 사이리스터와 고속 사이리스터의 주요 차이점입니다.

3- 임계 오프 상태 전압 상승률 dv/dt

임계 오프 상태 전압 상승률 dv/dt는 게이트가 정격 접합 온도에서 개방될 때 오프 상태에서 온 상태로 전환되는 사이리스터의 인가전압의 최대 상승률을 나타냅니다. 접합 커패시터 충전 전류가 클 때 전압 상승률이 너무 크면 충전 전류가 커져 사이리스터가 실수로 켜질 수 있습니다. 소전류 사이리스터(50-100A)의 dv/dt는 일반적으로 225V/μ s이고 대전류 사이리스터(200A 이상)의 dv/dt는 일반적으로 50V/μ s보다 큽니다.

4- 임계 온 상태 전류 상승률 di/dt

임계 온 전류 상승률 di/dt는 정격 접합 온도에서 게이트가 닫힐 때 사이리스터가 손상 없이 견딜 수 있는 온 전류의 최대 상승률을 나타냅니다. 사이리스터는 전원을 켤 때 큰 전력 손실을 발생시키며 제한된 전도 팽창 속도 때문에 이 손실은 항상 게이트 근처의 음극 영역에 집중됩니다. 전류가 너무 빨리 상승하면 전도 전류가 크지 않더라도 쉽게 사이리스터가 국부적으로 과열되어 게이트가 영구적으로 손상되고 사이리스터가 소손될 수 있습니다. 사이리스터의 정격 전류가 클수록 이 문제가 더 두드러집니다.

4.4 사이리스터의 기본 특성

4.4.1 사이리스터의 정적 특성

사이리스터의 정적 특성은 그림 20과 같이 출력 전류와 출력 전압의 볼트-암페어 특성입니다. U_AK는 사이리스터의 양극과 음극에 인가되는 전압, I _A는 양극 전류이고 I_G는 트리거 전류입니다.

1- 순방향 정적 특성

정방향 차단 상태: I_G = 0일 때 U_AK> 0이면 작은 순방향 누설 전류만 있습니다. α₁ + α₂ 도 매우 작습니다. 이때 사이리스터는 순방향 차단 상태이다. 그러나 U_AK ≥ U_BO 또는 I_A ≥ I_BO, α₁ + α₂가 1에 접근하고 사이리스터는 순방향 전도 상태로 들어갑니다.

순방향 전도 상태: 일반적인 순방향 전도 상황은 I_G> 0, U_AK ≥ U_GT일 때 사이리스터 기본 영역의 전도도가 크게 증가합니다. α₁ + α₂가 1에 접근하면 사이리스터를 통해 흐르는 전류 I_A가 무한대에 접근하고(I_A의 실제 값은 외부 회로에 의해 결정됨) 마지막으로 포화 전도는 다음과 같습니다. 달성. 동일한 외부 조건에서 I_G가 클수록 U_GT가 작아집니다. 사이리스터가 켜지면 게이트가 제어 기능을 잃는다는 점에 유의해야 합니다. 사이리스터의 출력 전류 I_A가 0에 가까운 특정 값으로 감소되어야만 사이리스터를 끌 수 있습니다.

2- 역 정적 특성

사이리스터의 역 정적 특성은 파워 다이오드의 역 정적 특성과 유사합니다. 사이리스터에 역전압이 가해지면 게이트에 트리거 전류가 있든 없든 간에 사이리스터는 켜지지 않고 아주 작은 역 누설 전류만 있습니다. 이때 사이리스터는 역 차단 상태이다. 그러나 역 전압이 역 항복 전압 U_BR에 도달하면 사이리스터 눈사태 고장.

4.4.2 사이리스터의 동적 특성

1- 켜기 프로세스

사이리스터의 출력 단자에 U_AK1을 인가하면 이때 사이리스터는 오프 상태가 되며 U_AK는 100% U_AK1. U_G ≥ U_GT 일 때 사이리스터가 전도 상태에 들어가기까지 시간이 걸립니다. 사이리스터가 켜지면 출력 단자 전압 U_AK는 매우 작은 값, 즉 온 상태 전압 강하를 유지합니다.

사이리스터의 턴 온 과정은 지연 시간 t_d, 상승 시간 t_r 및 확산 시간 t_s로 구분됩니다. .

지연 시간 t_d는 I_A가 순방향 누설 전류에서 10% I_A1로 상승하는 데 필요한 시간이며 U_AK: 100% U_AK1에서 90% U_AK1로 감소합니다. 지연 시간은 일반적으로 0.5-1.5μ s입니다. 게이트 전류가 증가함에 따라 지연 시간이 감소합니다.

상승 시간 t_r은 I_A가 10% I_A1에서 90% I_A1 및 U_AK가 90% U_AK1에서 10% U_AK1로 감소합니다. 상승 시간은 사이리스터 자체의 특성, 외부 회로의 임피던스, 온도, 양극 전압 등에 영향을 받습니다. 상승 시간은 일반적으로 0.5~3μ s입니다. I_A를 증가시키면 지연 시간 t_d와 상승 시간 t_r을 크게 줄일 수 있습니다.

확산 시간 t_s는 I_A가 90% I_A1에서 100% I_A1 및 U_AK를 사용하여 10% U_AK1에서 온 상태 전압 강하로 떨어뜨립니다. 확산 시간은 음극의 단면적에 따라 다릅니다.

일반적으로 I_A가 90% I_A1에 도달하면 사이리스터가 켜진 것으로 간주할 수 있습니다. 따라서 켜짐 시간을 계산하는 공식은 다음과 같습니다. t_gt = t_d + t_r.

2- 종료 프로세스

U_AK를 0으로 줄이거나 충분히 큰 역전압 U_AK2를 적용하면 I_A가 점차 감소하고 사이리스터는 온 상태에서 오프 상태로. 사이리스터의 턴 오프 과정은 역 차단 회복 시간 t_rr과 순차 차단 회복 시간 t_gr로 구분된다.

턴 오프 과정에서 외부 회로의 인덕턴스로 인해 역 회복 전류 I_R가 사이리스터에 나타납니다. I_R이 점차 피크 값 I_RP에 도달하면 해당 U_RP가 생성되고 I_R은(는) 빠르게 소멸됩니다. I_A가 0으로 떨어지는 시간부터 I_R이 사이리스터의 역 누설 전류까지 떨어지는 시간을 역 차단 회복 시간 t_rr라고 합니다.

역 회복 과정이 끝난 후 사이리스터의 순방향 차단 능력이 완전히 회복될 때까지의 시간을 순방향 차단 회복 시간 t_gr(또는 게이트 회복 시간)이라고 한다. t_gr 동안 게이트 근처의 PN 접합에 소수의 캐리어가 남아 있기 때문에 여전히 사이리스터 내부의 포지티브 피드백 메커니즘을 트리거 할 수 있습니다. 사이리스터에 순방향 전압을 인가하면 사이리스터는 다시 순방향으로 도통합니다. 이 켜기 프로세스 중에는 게이트 트리거 신호가 필요하지 않습니다.

종료 시간 t_q의 계산 공식은 다음과 같습니다. t_q = t_rr + t_gr.

4.5 사이리스터의 직렬 및 병렬연결

1- 사이리스터의 직렬연결

여러 사이리스터를 직렬로 연결하면 전체 전압 용량을 늘릴 수 있습니다. 실제로 사이리스터의 내전압 값에 숫자를 곱하여 전체 내전압 값을 얻는 것은 불가능합니다. 대신 각 사이리스터가 실제로 부담하는 전압에 의해 추가되어야 합니다. 이는 주로 각 사이리스터에 분포된 전압이 균일하지 않기 때문입니다(정적 불균일 전압과 동적 불균일 전압으로 구분).

Static Uneven Voltage: 직렬연결된 사이리스터를 통해 흐르는 누설 전류는 동일하지만 정적 볼트-암페어 특성이 분산되어 있기 때문에 각 사이리스터에 할당되는 전압이 동일하지 않습니다. 극단적인 경우 특정 사이리스터는 모든 전압을 견딜 수 있지만 다른 사이리스터는 매우 작은 전압 만 견딜 수 있습니다. 매우 유사한 매개변수 및 특성을 가진 사이리스터를 선택하여 정적 불균일 전압을 줄일 수 있습니다. 저항 균등화 방법은 정적 불균일성을 줄이기 위해 사용할 수도 있습니다. 즉, 사이리스터는 고 저항 저항(약 1메그옴)으로 간주되며 각 사이리스터는 등가 저항을 조정하기 위해 저 저항 저항과 병렬로 연결됩니다 각 병렬 회로의 등가 저항값이 매우 가까울 때 각 사이리스터에 분포된 전압도 매우 가깝습니다.

동적 불균일 전압: 동적 불균일 전압은 사이리스터의 동적 매개변수 및 동적 특성의 차이로 인해 발생합니다. 동적 매개변수와 특성이 가능한 한 일관된 사이리스터를 선택하면 동적 불균일 전압을 줄일 수 있습니다. 또한 강력한 게이트 펄스에 의해 트리거 되어 사이리스터의 켜짐 시간 차이를 크게 줄일 수 있습니다. 동적 전압 균등화를 위해 RC 병렬 분기를 사용할 수도 있습니다. 즉, RC 회로를 통해 과전압을 흡수하여 동적 조건에서 각 사이리스터가 견디는 전압이 매우 가깝도록 합니다.

2- 사이리스터의 병렬연결

여러 사이리스터를 병렬로 연결하면 전체 전류 용량을 늘릴 수 있습니다. 각 사이리스터의 매개변수와 특성이 다르기 때문에 불균일한 전류 분포도 고려해야 합니다. 동적 불균일 전류와 정적 불균일 전류를 줄이기 위해 가능한 한 일관된 특성과 매개 변수를 가진 사이리스터를 선택합니다. 전류 공유 리액터에 의해 동적 불균일 전류를 줄이는 것도 가능합니다(손실이 저항보다 작음). 또한 강력한 게이트 펄스 트리가 링을 사용하여 사이리스터의 턴 온 시간 차이를 크게 줄여 각 사이리스터가 짧은 시간에 효과적으로 트리거 되어 동적 전류 공유의 목적을 달성할 수 있습니다. 그러나 사이리스터의 전류 용량이 점점 커지고 있기 때문에 일반적으로 사이리스터를 병렬로 작동할 필요가 없습니다.

3- 사이리스터의 직렬 및 병렬연결

사이리스터를 직렬 및 병렬로 동시에 연결해야 하는 경우 일반적으로 각 사이리스터의 매개변수와 특성이 가능한 한 일관성을 유지하도록 먼저 직렬로 연결하고 두 번째로 병렬로 연결하는 것이 좋습니다.

4.6 사이리스터의 주요 유형

1- 빠른 스위칭 사이리스터

고속 스위칭 사이리스터(FST)는 우수한 동적 특성을 가지고 있습니다. FST는 일반 사이리스터에 비해 턴 온 시간이 짧고(일반적으로 4-8μ s), 턴 오프 시간이 짧으며(일반적으로 10-60μ s) dv/dt 및 di/dt의 허용 오차가 크다는 장점이 있습니다. 일반 사이리스터는 50Hz의 전압에서만 작동할 수 있는 반면 FST는 더 높은 주파수(400Hz 이상)의 회로에서 작동할 수 있습니다. 고주파 사이리스터(HFT)는 FST보다 스위칭 시간이 짧고 스위칭 속도가 빠르며 고주파 회로(10kHz 이상) 작업에 적합합니다. 높은 작동 주파수로 인해 FST 및 HFT의 스위칭 손실 가열 효과를 무시할 수 없으므로 정격 전압 및 정격 전류는 일반적으로 높지 않습니다.

2- 양방향 3극관 사이리스터

양방향 사이리스터(양방향 3극관 사이리스터, 3극관 AC 스위치, TRIAC라고도 함)는 한 쌍의 역병렬 연결 단방향 사이리스터(SCR)로 간주할 수 있습니다. 양방향 사이리스터는 AC 솔리드스테이트 릴레이 및 모듈의 공통 핵심 장치입니다(더 많은 AC 무접점 릴레이를 보려면 클릭하세요). 양방향 사이리스터의 순방향 특성은 단방향 사이리스터의 특성과 동일하지만 역방향 특성은 단방향 사이리스터의 특성과 다릅니다. 양방향 사이리스터에는 역 차단 기능이 없습니다. 양방향 사이리스터의 특성곡선이 중심대칭임을 좌표 축에서 명확히 알 수 있다. 양방향 사이리스터는 T1 극(P형 반도체 물질에 연결된 주전급), T2극(N형 반도체 물질에 연결된 주전급) 및 게이트 G 극을 갖는다. 양방향 사이리스터의 정격 전류는 정격 온 상태 유효 전류 I_T(RMS)입니다. 양방향 사이리스터의 매개변수에는 순방향 피크 전압과 역방향 피크 전압이 없고 최대 피크 전압만 있습니다. 양방향 사이리스터의 다른 매개변수는 단방향 사이리스터와 동일합니다.

3- 역전도 사이리스터

RCT(역전도 사이리스터)의 설계 아이디어는 양방향 사이리스터와 유사하지만 역전도 사이리스터는 역병렬 연결을 위해 전력 다이오드를 사용하므로 양극과 음극의 이미터 접합이 모두 단락 상태. 이 특별한 구조로 인해 역전도 사이리스터는 낮은 온 상태 전압, 짧은 턴 오프 시간, 높은 정격 접합 온도, 높은 전압 저항, 높은 온도 저항 등의 장점이 있습니다. 예를 들어 턴 오프 시간 역전도 사이리스터의 (수 마이크로초) 및 전력 주파수(수십 kHz)는 고속 스위치 사이리스터의 것보다 분명히 우수합니다. 역전도 사이리스터는 사이리스터와 프리 휠링 파워 다이오드의 유기적 조합으로 간주할 수 있어 회로 설계를 단순화할 수 있으며 스위칭 전원 공급 장치 및 UPS와 같은 애플리케이션에 널리 사용됩니다.

4- 라이트 트리거 사이리스터

광 트리거 사이리스터(LTT 또는 광 제어 사이리스터라고도 함)는 게이트 영역이 광전 전력 다이오드를 통합하고 광 신호의 강도를 사용하여 게이트 트리거 전류를 대체하는 사이리스터입니다. 따라서 라이트 트리거는 일종의 게이트 트리거입니다. 광 제어 사이리스터의 트리거 감도를 향상시키기 위해 게이트 영역은 종종 증폭 게이트 구조 또는 이중 증폭 게이트 구조를 채택합니다. 라이트 트리거는 주 회로와 제어 회로 사이의 전기 절연을 보장하고 전자기 간섭의 영향을 피할 수 있습니다. 저전력 광 제어 사이리스터는 고 전력 사이리스터에 대한 트리거 신호를 제공하기 위해 전기 절연에 자주 사용됩니다. 고출력 광 제어 사이리스터는 제어 회로와 주 회로 사이의 절연을 양호하게 할 수 있으며 고전압 전력 장비(예: 고전압 직류 전송)에 사용됩니다.

§5. 완전 제어 장치 란 무엇입니까?

5.1 완전 제어 장치 소개

완전 제어 장치(자체 차단 장치라고도 함)는 제어 신호에 의해 켜지고 꺼지도록 제어할 수 있는 장치입니다. 1980년대 완전 제어 장치의 탄생 이후 전력 전자 기술은 새로운 시대로 접어들었습니다. 완전히 제어되는 많은 유형의 장치가 있으며 대부분은 다양한 분야의 요구를 충족할 수 있는 고유한 특성을 가진 복합 구조를 사용합니다. 완전 제어 장치에는 주로 게이트 오프 사이리스터(GTO), 밤이 폴라 접합 트랜지스터(GTR 등 포함), 전계 효과 트랜지스터 EFT(MOSFET, JFET 등 포함) 및 복합 장치(IGBT, MCT, SIT, SITH, IGCT 등). 다음 내용은 그들에 대한 간략한 소개를 제공할 것입니다.

5.2 게이트 차단 사이리스터

5.2.1 GTO 소개

게이트 턴 오프 사이리스터(GTO)는 사이리스터의 등장 직후 등장한 사이리스터의 파생 소자이다. 일반 사이리스터(SCR)는 반 제어 장치이며 SCR이 켜진 후에는 게이트 신호가 더 이상 영향을 미치지 않습니다. GTO는 게이트에 음의 펄스 신호를 적용하여 끌 수 있는 완전히 제어되는 장치입니다.

5.2.2 GTO는 어떻게 작동합니까?

5.2.2.1 GTO의 기본 구조

GTO의 구조는 SCR과 유사하지만 GTO는 N+ 버퍼 영역이 하나 더 있으므로 GTO의 턴 온 시간은 SCR보다 짧지만 동시에 역 차단 능력은 SCR보다 약합니다. GTO는 공통 양극을 가진 수십 또는 수백 개의 GTO 장치로 구성된 다중 장치 전원 통합 장치입니다. 이 GTO 장치의 음극과 게이트는 장치 내부에서 병렬로 연결됩니다. 이 집적 구조에서 각 GTO 유닛의 음극 영역은 작고 게이트와 음극 사이의 거리가 크게 단축되어 P2 베이스 영역의 측면 저항이 작아지고 게이트에서 더 큰 전류를 끌어올 수 있으므로 V₁의 컬렉터는 차단되기 쉽고 최종적으로 사이리스터를 끄기 쉽게 만듭니다. 이 통합 구조는 또한 GTO의 켜짐 속도를 SCR보다 빠르게 만들고 di/dt 베어링 용량과 과부하 베어링 용량이 더 강합니다. 국부적 과부하 및 과열로 인한 손상; GTO의 모든 로컬 영역은 여러 개의 작은 GTO 장치로 구성되며 di/dt로 인한 과부하 및 과열은 이러한 작은 GTO 장치로 분산됩니다. GTO의 부피는 SCR보다 훨씬 작기 때문에 용량 밀도는 SCR보다 높습니다. 동시에 GTO는 정류 회로가 필요하지 않으므로 1kHz 이상의 응용 프로그램에서 사용할 수 있지만 SCR은 1kHz 내에서만 사용할 수 있습니다. 그러나 GTO의 역 차단 능력은 SCR보다 약하며 보통 20-30V이다. 이러한 장점 때문에 GTO는 메가와트 수준 이상의 고 전력 애플리케이션에 널리 사용됩니다.

일반적으로 파워 다이오드는 스위칭 특성을 최적화하기 위해 GTO에 약 병렬로 연결됩니다. 설계 및 사용을 용이하게 하기 위해 전력 다이오드는 일반적으로 GTO에 통합되어 역전도 사이리스터와 약간 유사한 역전도 GTO를 형성합니다. 역전도 GTO는 더 이상 역전압을 견딜 수 없습니다. 역전압을 견뎌야 하는 경우 직렬로 전원 다이오드가 필요합니다.

5.2.2.2 GTO의 작동 원리

GTO의 켜짐 원리는 사이리스터의 켜짐 원리와 유사합니다. N+ 영역은 전도도 감소에 기여하여 포지티브 피드백 프로세스의 속도를 높입니다. GTO의 α₁은 작게 설계되어 GTO의 포화 깊이가 SCR보다 얕아져서 잘리기 쉽습니다 -- SCR이 켜져 있을 때 α₁ + α₂ ≥ 1.15; GTO가 켜져 있을 때 α₁ + α₂ ≈ 1.05로 임계 포화에 가깝습니다. 이 설계는 등가 트랜지스터 V₂를 게이트 제어 신호에 더 민감하게 만들어 V₂를 쉽게 켜고 끌 수 있도록 하지만 동시에 또한 GTO의 온 상태 전압 강하를 증가시킵니다. 턴 오프 과정에서 충분히 큰 음의 전류가 게이트로 흘러 P 베이스 영역의 정공을 소모하고 N- 베이스 영역에 많은 수의 자유 전자를 주입하고 P+ 영역의 정공이 게이트로 주입됩니다. 기본 영역이 감소하고 I_C1이 점차 감소하고 I_C2도 감소합니다. 일련의 포지티브 피드백 과정 후, 양극 전류 I_A가 유지 전류 I_H보다 작을 때, GTO는 빠져나가는 포화로 인해 차단됩니다.

* GTO 계산식

GTO의 계산식은 사이리스터의 계산식과 동일합니다.

I_C1 = α₁ * I_A + I_CBO1, (10)

I_C2 = α₂ * I_K + I_CBO2, (11)

I_K = I_A + I_G, (12)

I_A = I_C1 + I_C2, (13)

I_A = (α₂ * I_G + I_CBO1 + I_CBO2) /[1 - (α₁ + α₂) ]. (14)

|I_GRP|>(α₁ + α₂-1) * I_ATO/α₂, (15)

β_off=I_ATO/|I_GRP|. (16)

공식 14에서 볼 수 있습니다.

α₁+α₂가 0에 접근하면 I_A는 전류가 누출되는 경향이 있습니다.

α₁+α₂가 1에 접근하면 I_A는 무한대가 되는 경향이 있습니다.

5.2.3 GTO의 주요 매개변수

GTO의 대부분의 매개변수는 SCR의 주요 매개변수와 동일합니다.

1- 켜짐 시간 t_켜기

켜짐 시간 t_on은 지연 시간 t_d와 상승 시간 t_r의 합입니다.

2- 꺼짐 시간 t_꺼짐

꺼짐 시간 t_off는 저장 시간 t_s와 하강 시간 t_f의 합입니다.

3- 최대 제어 가능한 양극 전류 I_ATO

최대 제어 가능한 양극 전류 I_ATO는 GTO의 정격 전류입니다. 양극 전류 I_A가 I_ATO보다 크면 α₁ + α₂는 조건을 약간 충족할 수 없습니다. 1보다 크면 채도가 깊어져 GTO를 정상적으로 끌 수 없습니다.

4- 현재 턴 오프 이득 β_off

전류 차단 이득 β_off는 최대 제어 가능한 양극 전류 I_ATO 대 피크 게이트 음의 펄스 전류 I_GRP의 비율입니다. β_꺼짐=I_ATO/I_GRP. GTO의 β_off가 너무 작기 때문에(보통 3-8), GTO는 게이트에 매우 큰 음의 전류를 인가해야만 차단될 수 있습니다. 이는 제어를 위해 강한 전류를 사용하는 것과 같습니다. 강한 전류. 예를 들어, 정격 전류가 1000A인 GTO에는 300A의 게이트 턴 오프 전류가 필요합니다. 이 주요 단점은 GTO의 적용을 제한합니다.

5.2.4 GTO의 기본 특성

5.2.4.1 GTO의 정적 특성

GTO의 정적 특성은 SCR의 정적 특성과 동일하지만 래칭 전류 I_{L GTO의} (2A)는 SCR(100-500mA)보다 큽니다.

5.2.4.2 GTO의 동적 특성

1- 켜기 프로세스

U_AK=100% U_AK1 및 U_G ≥ U_GT일 때 SCR의 켜기 프로세스와 유사합니다, GTO는 전도 상태로 들어가고 출력 단자는 작은 온 상태 전압 강하를 생성합니다. 그러나 GTO의 다중 유닛 구조로 인해 게이트 트리거 전류 I_GT가 SCR보다 높습니다. GTO의 지연 시간 t_d는 약 1-2μs입니다. GTO의 상승 시간 t_r은 온 상태의 양극 전류가 증가함에 따라 증가합니다.

2- 종료 프로세스

SCR과 달리 음의 펄스 전압이 게이트에 적용되어 충분히 큰 음의 펄스 전류를 제공하면 GTO가 턴 오프 프로세스에 들어갑니다. GTO의 턴 오프 과정은 저장시간 t_s, 하강시간 t_f, 테일 타임 t_t로 구분된다.

저장 시간 t_s는 I_A가 100% I_A1에서 90% I_A1. 턴 오프 신호 U_G2가 인가되면 음의 게이트 전류가 0에서 I_GRP로 급격히 상승합니다. 음의 게이트 전류의 di/dt는 회로 인덕턴스와 양극 전압에 따라 달라집니다. 음의 게이트 전류는 포화 전도 동안 저장된 캐리어를 GTO의 P 베이스 영역에서 추출하여 등가 트랜지스터 V₂가 포화 상태를 종료하도록 합니다. 이 기간 동안 GTO는 포화 상태를 완전히 벗어나지 않았으므로 U_AK 및 I_A는 변경되지 않은 상태로 유지됩니다.

하강 시간 t_f는 I_A가 90% I_A1에서 10% I_A1. 음의 펄스 전류가 I_GRP에 도달하면 양극 전류 I_A가 급격히 떨어지기 시작하고 양극 전압 U_AK가 상승하기 시작합니다. 베이스 영역의 전도도가 감소함에 따라, α₁ + α₂≤1, GTO는 턴 오프 상태로 들어가기 시작합니다. 하강 시간 t_f는 매우 짧고(약 2μ s) I_A의 하강률은 매우 크므로 출력 단자에 스파이크 전압이 발생합니다. GTO.

테일 타임 t_t는 I_A가 10% I_A1에서 0으로 감소하는 데 필요한 시간입니다. 이 기간 동안 나머지 캐리어는 U_AK는 점차 U_AK1로 상승하고 I_A는 점차 0으로 감소합니다. 스너버 회로로 인해 GTO의 출력 단자에서 과도 오버슈트. U_AK의 전압 상승률이 너무 크면 GTO가 다시 켜질 수 있습니다. 적절한 게이트 네거티브 펄스를 유지함으로써 테일 타임 t_t를 효과적으로 단축할 수 있습니다.

일반적으로 하강 시간 t_f는 저장 시간 t_s보다 작고 저장 시간 t_s는 테일 시간 t보다 작습니다. _t, 즉 t_f<t_s<t_t. I_A가 10% I_A1로 떨어지면 GTO가 차단된 것으로 간주할 수 있으므로 종료 시간에 대한 계산식은 다음과 같습니다. t_꺼짐 = t_s + t_f.

5.3 거대 트랜지스터

5.3.1 GTR 소개

<

GTR(Giant Transistor)은 1970년대에 탄생했으며 고전압 및 그 전류이므로 GTR은 전력 BJT라고도 합니다. GTR의 스위칭 시간은 사이리스터 및 GTO의 스위칭 시간(보통 몇 마이크로초)보다 훨씬 짧으므로 GTR의 작동 주파수가 더 높습니다. 사이리스터의 작동 주파수는 일반적으로 수십 Hz입니다. GTO의 작동 주파수는 일반적으로 수백 Hz입니다. GTR의 작동 주파수는 일반적으로 1-20kHz입니다. GTR의 전력 용량은 1800V/800A/2kHz, 1400v/600A/5kHz, 600V/3A/100kHz와 같이 매우 큽니다. GTR은 낮은 포화 전압, 우수한 스위칭 특성, 넓은 안전 동작 영역, 큰 전력 용량 및 강력한 자체 차단 기능 등의 장점을 가지고 있으므로 GTR은 사이리스터를 대체하여 중형에서 널리 사용됩니다. 전원 공급 장치, 모터 제어 및 일반 인버터와 같은 용량 및 중주파 분야. 그러나 GTR이 요구하는 구동력은 크고 구동회로의 설계는 매우 복잡하다. 동시에 GTR은 서지 전류 저항이 약하고 2차 항복에 쉽게 손상됩니다. 따라서 GTR은 점차적으로 Power MOSFET 및 IGBT로 대체됩니다.

GTR은 구조에 따라 NPN형과 PNP형으로 나눌 수 있다(아래 내용은 NPN형 GTR을 예로 들어 설명한다). GTR은 구조 형태에 따라 단관형 GTR, 달링턴형 GTR(복합 관형 GTR) 및 GTR로 나눌 수 있습니다. 기준 치수. 단관형 GTR은 포화 전압 강하가 낮고 스위칭 속도가 약간 빠르지만 전류 이득 β가 작고(보통 10 정도), 전류 용량이 작고 구동력이 큽니다. 일반적으로 소용량 인버터 회로에 사용됩니다. Darlington 유형 GTR은 큰 전류 이득 β(보통 수십 또는 수백 배까지), 큰 전류 용량, 작은 구동 전력 소비의 장점을 갖지만 포화 전압 강하가 높고 턴 오프 속도가 느립니다.

Darlington 유형 GTR에는 여러 장치가 포함되어 있으며(각 장치는 Darlington 튜브로 구성됨) 이러한 장치는 집적 회로 기술을 통해 병렬로 연결됩니다. GTR 모듈은 2개 이상(4개, 6개 또는 7개)의 단일 튜브 유형 GTR 또는 달링턴 유형 GTR 다이를 단일 튜브 케이스에 캡슐화합니다. GTR 모듈의 GTR 튜브는 단일 브리지 암, 단상 브리지, 3상 브리지 및 블리드 파이프가 있는 삼상 브리지를 형성할 수 있습니다. GTR 모듈은 설계 및 설치가 용이한 하우징 단열재의 장점이 있습니다. 현재 단관형 GTR과 이 모듈식 달링턴형 GTR은 인버터 회로에 거의 사용되지 않는 반면 GTR 모듈은 여전히 널리 사용됩니다.

* Darlington 튜브

달링턴 관운 하프 성관이라고도 합니다. 두 개의 트랜지스터를 직렬로 연결하여 등가 트랜지스터를 형성함으로써 첫 번째 트랜지스터의 출력 신호가 두 번째 트랜지스터의 기본 신호로 사용됩니다. 등가 트랜지스터의 종류는 첫 번째 트랜지스터와 동일하다. 두 트랜지스터 모두 적절한 외부 전압에 의해 증폭 영역에서 작동하므로 이 등가 트랜지스터의 전류 이득은 두 트랜지스터의 전류 이득의 곱입니다. Darlington 튜브는 일반적으로 고 전력 스위칭 회로, 전력 증폭기 및 조정 전원 공급 장치와 같은 매우 민감한 증폭 회로에서 매우 작은 신호를 증폭하는 데 사용됩니다.

5.3.2 GTR은 어떻게 작동합니까?

5.3.2.1 GTR의 기본 구조

GTR의 구조는 BJT의 구조와 유사합니다. NPN 유형 GTR은 두 개의 PN 접합(컬렉터 접합 J₁ 및 이미터 접합 J₂)에 의해 이미터 영역, 베이스 영역 및 컬렉터 영역으로 나뉩니다. 면적 및 높은 도핑 농도; 베이스 영역은 얇은 두께(5-20μ m)와 낮은 도핑 농도를 가지고 있습니다. 컬렉터 영역은 두 부분으로 나뉩니다. N- 컬렉터 드리프트 영역은 면적이 크고 도핑 농도가 낮고 N+ 기판 영역은 면적이 작고 도핑 농도가 높습니다.

5.3.2.2 GTR의 작동 원리

GTR의 작동 원리 및 계산식은 BJT의 작동 원리 및 계산식과 동일합니다. 그러나 턴 온 프로세스 동안 N+ 기판 영역은 J₁의 역전류를 증가시키기 위해 N- 드리프트 영역으로 많은 수의 자유 전자를 주입한다는 점에 유의해야 합니다.

5.3.3 GTR의 주요 매개변수

GTR의 대부분의 매개변수는 BJT의 주요 매개변수와 동일합니다.

1- 항복 전압 BV

GTR의 출력에 인가되는 전압 U_CE가 규정된 값을 초과하면 GTR을 항복시키고 이 전압을 항복 전압 BV라 한다. 항복 전압은 그림 33과 같이 GTR의 특성뿐만 아니라 외부 회로의 연결 방식과도 관련이 있습니다.

BV_CBO는 이미 터가 열려 있을 때 컬렉터와 베이스 사이의 역 항복 전압입니다.

BV_CEO는 베이스가 열려 있을 때 컬렉터와 이미 터 사이의 항복 전압입니다.

BV_CER은 이미터와 베이스가 저항으로 연결된 경우 컬렉터와 이미터 사이의 항복 전압입니다.

BV_CES는 이미터와 베이스가 단락 되었을 때 컬렉터와 이미터 사이의 항복 전압입니다.

BV_CEX는 이미터 접합이 역 바이 어스될 때 컬렉터와 이미터 사이의 항복 전압입니다.

이러한 항복 전압은 다음과 같은 관계를 갖습니다.

BV_CBO>BV_CEX>BV_CES>BV_CER>BV_CEO

안전을 위해 실제 공정에서 최대 작동 전압은 BV_CEO보다 훨씬 낮은 것을 권장합니다.

2- 최대 컬렉터-이미터 전압 U_CEM

최대 컬렉터-이미터 전압 U_CEM은 GTR의 정격 전압입니다. 안전한 사용을 위해 최대 작동 전압 U_CEM은 항복 전압 BV_CEO보다 낮습니다.

3-초 고장 전력 P_SB

2차 항복은 주로 고전압, 더 전류의 경우에 발생하며, 해당 2차 항복 내력을 2차 항복 전원 P_SB라고 합니다.

5.3.4 GTR의 기본 특성

5.3.4.1 GTR의 정적 특성

GTR의 정적 특성은 BJT의 정적 특성과 유사합니다. 차이점은 저전류 BJT는 증폭 영역에서 작동하는 반면 GTR은 포화 영역과 차단 영역에서만 작동한다는 것입니다(즉, GTR은 켜짐 및 꺼짐 상태만 있고 도즈에는 증폭 상태가 없습니다. ). GTR이 증폭된 상태에서 작동할 때 전류가 매우 크고 소비 전력도 크기 때문에 GTR이 심한 열로 인해 쉽게 소손되기 때문입니다. 그러나 스위칭 과정(온 상태에서 오프 상태로 왔다 갔다 하는 과정)에서 GTR은 증폭 영역을 통과해야 한다. 일반적으로 이 프로세스는 GTR의 손상을 방지하기 위해 매우 빠릅니다.

5.3.4.2 GTR의 동적 특성

GTR의 동적 특성은 BJT의 동적 특성과 유사합니다.

1- 켜기 프로세스

순방향 베이스 전류 I_B1를 적용하면 GTR이 전도 상태로 들어갑니다. 켜짐 과정은 지연 시간 t_d와 상승 시간 t_r로 나뉩니다.

켜짐 시간의 계산 공식: t_on = t_d + t_r

2- 종료 프로세스

베이스 전류 I_B를 끄면 GTR을 차단할 수 있습니다. 그리고 역전류는 턴 오프 프로세스의 속도를 높일 수 있습니다. 꺼짐 과정은 저장 시간 t_s와 하강 시간 t_f로 나뉩니다.

꺼짐 시간의 계산 공식: t_off=t_s + t_f

* GTR 켜기 프로세스의 속도를 높이는 방법

● 가속 커패시터를 추가합니다. GTR의 베이스 저항 양단에 커패시터를 병렬로 연결하고, 커패시터 전압이 정류 순간에 갑자기 변하지 않는 특성을 이용하여 GTR의 스위칭 특성을 향상시킨다. 물론 접합 커패시턴스가 상대적으로 작은 고속 스위치 GTR 튜브도 선택할 수 있습니다.

● 드라이브 속도를 높입니다. GTR이 켜져 있을 때 특정 진폭과 가파른 전방 가장자리를 가진 순방향 구동 전류를 제공함으로써 t_d 및 t_r을 감소시켜 회전을 가속화할 수 있습니다. GTR의 프로세스를 켜고 켜기 시간을 단축합니다. t_on. 그러나 구동 전류가 너무 커서는 안 됩니다. 그렇지 않으면 과포화로 인해 GTR의 확산 시간 t_s가 증가합니다.

* GTR 종료 프로세스의 속도를 높이는 방법

● 채도 깊이를 줄입니다. 턴 온 과정에서 포화 깊이를 줄임으로써 베이스에 저장되는 캐리어를 줄여 GTR의 저장 시간 t_s를 단축할 수 있습니다.

● 음의 구동 전류 I_B2를 적용합니다. GTR이 꺼져 있을 때 특정 진폭과 오버슈트의 음의 구동 전류를 인가함으로써 베이스에서 캐리어를 추출하는 속도를 가속화하여 GTR의 저장 시간 t_s를 단축할 수 있습니다.

● 역 베이스 전압 U_B2를 적용합니다. GTR이 꺼지면 역 베이스 전압을 증가시켜 GTR의 저장 시간 t_s를 단축함으로써 저장된 전하의 소산을 가속화할 수 있습니다. 그러나 역 베이스 전압은 이미 터 접합의 파괴를 피하기 위해 너무 커서는 안됩니다.

3- GTR의 두 번째 고장 현상

첫 번째 고장: 컬렉터 전압이 항복 전압 BV_CEO를 초과하면 GTR이 분해됩니다. -- I_C가 급격히 증가하고 출력 전압 U_{CE GTR의} 는 특정 값(즉, 유지 전압 BV_sus)으로 유지됩니다. 첫 번째 항복이 발생할 때 외부 회로가 항복 후 전류를 제한할 수 있는 한 GTR은 손상되지 않습니다. 컬렉터 전압이 BV_CEO 미만으로 감소한 후 GTR은 정상으로 돌아가고 작동 특성은 변경되지 않습니다. 따라서 첫 번째 고장은 되돌릴 수 있으며 GTR에 손상을 줄 수 없습니다.

두 번째 고장: 첫 번째 고장이 발생할 때 전류 제한 조치를 즉시 취하지 않으면 컬렉터 전류 I_C가 두 번째 고장 I_SB의 임계점에 도달하게 됩니다. GTR의 국부 전류 밀도를 증가시킵니다. 국부적으로 가열되고 국부 전류 밀도를 더욱 증가시킬 것이다. 일련의 포지티브 피드백 이후 GTR의 표면 온도가 높지는 않지만 고온으로 인해 내부의 국부적인 부분이 손상되고 컬렉터와 이미터 사이에 낮은 저항 채널이 형성되고 컬렉터 전압 U _CE가 떨어지고 컬렉터 전류 I_C가 급격히 상승합니다. 이 현상을 2차 고장이라고 합니다. 두 번째 고장은 되돌릴 수 없으며 GTR에 영구적인 손상을 일으키고 작업 특성을 크게 저하시킵니다.

4- GTR의 안전한 작동 영역

최대 전압 U_CEM, 최대 컬렉터 전류 I_CM, 최대 소산 전력 P_CM 및 두 번째 항복 전력 P _SB는 두 번째 고장 임계선을 구성합니다. 두 번째 항복 이미 계선에서 그림자로 표시된 영역이 안전 작동 영역입니다.

5.4 전력 MOSFET

5.4.1 MOSFET 소개

전계 효과 트랜지스터(FET)는 전압에 의해 제어되는 단극 소자입니다. FET의 작동 원리는 주로 전기장을 사용하여 반도체의 전도성 채널을 형성하여 반도체의 전도성을 제어하는 것입니다. FET는 접합 FET(JFET, SIT라고도 함)와 절연 게이트 FET로 나눌 수 있습니다.

금속 산화물 반도체 전계 효과 트랜지스터(MOSFET)는 금속, 산화물 및 반도체로 만들어진 절연 게이트 전계 효과 트랜지스터입니다. MOSFET은 매우 중요한 전력 전자 장치입니다. MOSFET은 높은 입력 임피던스(약 107-1015Ω), 저 잡음, 저전력 소비, 넓은 동적 범위, 우수한 온도 특성, 통합하기 쉽고, 2차 항복 현상이 없고, 간단한 구동 회로, 작은 구동 전력, 빠른 스위칭 속도, 높은 작동 주파수, 우수한 열 안정성(GTR보다 우수), 넓은 안전 작동 영역 및 게이트 바이어스는 양수 또는 음수 또는 0일 수 있습니다. 이러한 장점으로 인해 MOSFET은 신호 증폭, 임피던스 변환, 가변 저항, 정전류 소스, 전자 스위치 등과 같은 회로에 널리 사용됩니다. 다른 전력 전자 장치에 비해 작은 전류 용량과 낮은 저항으로 인해 MOSFET의 전압인 다중 유닛 통합 메커니즘은 일반적으로 1kW 이하의 고주파 전력 전자 기기에 주로 사용되는 고 전력 용량의 Power MOSFET을 형성하는 데 사용됩니다. MOSFET은 주로 DC 솔리드스테이트 릴레이에 사용됩니다(클릭하여 더 많은 DC 솔리드스테이트 릴레이 보기).

5.4.2 MOSFET은 어떻게 작동합니까?

5.4.2.1 MOSFET의 기본 구조

MOSFET에는 게이트(G), 드레인(D), 소스(S), 보디(B)의 4가지 단자가 있습니다. MOSFET의 주요 구조는 기판(본체 또는 베이스라고도 함)이며, 그 주요 재료는 실리콘입니다. 소스와 드레인 사이에 산화물 절면 층(게이트 산화층 또는 게이트 절면 층이라고도 함)이 있으며, 그 재료는 일반적으로 SiO₂입니다. 게이트는 게이트 절연층 위에 있으며, 그 재료는 알루미늄(알루미늄 게이트)이었으나 지금은 폴리실리콘(폴리실리콘 게이트)입니다. MOSFET 게이트의 내부 저항은 수백 메가 옴까지 매우 높기 때문에 게이트, 소스, 드레인 및 기판 사이에 전도가 없습니다. 실제 사용에서 전력 다이오드는 일반적으로 MOSFET의 드레인과 소스 사이에 병렬로 연결되어 회로의 순간적인 역전류가 MOSFET을 파괴하는 것을 방지합니다. 일반적으로 전력 다이오드는 MOSFET에 직접 통합됩니다.

MOSFET은 기판의 재질에 따라 N-MOSFET(또는 N-MOS)와 P-MOSFET(또는 P-MOS)로 나눌 수 있습니다. N-MOS는 P형 기판을 사용하며 소스는 회로의 가장 낮은 전위에 연결되어야 합니다. P-MOS는 N형 기판을 사용하며 그 소스는 회로의 가장 높은 전위에 연결되어야 합니다.

게이트 전압이 0일 때 소스와 드레인 사이에 전도성 채널이 있는지에 따라 MOSFET은 강화형 MOSFET과 공핍형 MOSFET으로 나눌 수 있습니다.

MOSFET의 구조는 소스와 드레인이 같은 평면에 있는지에 따라 수직 구조와 수평 구조로 나눌 수 있습니다.

여기에 나열할 수 없는 많은 분기 유형 및 MOSFET의 파생 장치가 있습니다. 다음은 LDMOSFET, CMOS 및 VDMOSFET에 대한 소개입니다.

1- LDMOSFET

LDMOSFET의 소스(S)와 드레인(D)은 동일한 평면에 있으므로 별도의 보디(B)가 필요합니다. N 채널 LDMOSFET를 예로 들어 보겠습니다(그림 39 참조). 그 기질은 P-기질 영역이고 전도에 관여하는 캐리어는 자유 전자입니다. P- 서브 스테이트 영역(P-Sub)에는 2개의 고도로 도핑 된 N+ 영역이 있으며, 그중 하나는 소스 영역이라고 하고 다른 하나는 드레인 영역이라고 합니다. 이 두 영역은 정확히 동일하며 이론적으로 두 영역을 바꾸는 데 문제가 없습니다. 소스(S)와 드레인(D) 이 같은 평면에 있기 때문에 보디 효과로 인한 임계 전압 이동은 발생하다. 따라서 P-기판 영역에 고 도핑 된 P+ 영역을 추가함으로써 몸체(B)가 P+ 영역에서 소스(S)로 연결되어 몸체의 전위가 소스의 전위와 같게 됩니다. , 신체 효과를 피할 수 있습니다. LDMOSFET의 전도성 채널은 기판에 형성됩니다. 향상된 N-채널 LDMOSFET의 게이트 전압이 0일 때 그림 39, a와 같이 소스와 드레인 사이에 채널이 없습니다. 공핍 N-채널 LDMOSFET의 게이트 전압이 0일 때 그림 39, b에서와 같이 소스와 드레인 사이에 채널이 있습니다. 측면 치수(수평 영역)를 늘리면 LDMOSFET의 채널 길이가 늘어납니다. 그러나 수평 영역의 증가는 LDMOSFET의 온 저항의 증가로 이어질 것입니다.

* 전도성 채널의 길이와 너비

소스 영역과 드레인 영역 사이의 거리를 전도성 채널 길이라고 합니다. L_그린 = L_eff + 2 * L_D. L_그린은 총 채널 길이, L_eff는 유효 채널 길이, L_D는 측면 확산 길이입니다. 게이트에서 전도성 채널의 바닥까지의 거리를 전도성 채널 너비라고 합니다. 전도성 채널의 길이(L)와 너비(W)는 MOSFET의 채널 저항을 결정합니다.

* 바디 효과

바디 효과는 기판 전압이 소스 전압보다 낮아진 후 전도성 채널에서 공핍 영역의 폭이 넓어져 임계 전압이 높아지는 것을 말합니다.

2- CMOS

CMOS는 집적 회로에서 가장 일반적으로 사용되는 프로세스 중 하나입니다. 단일 실리콘 칩에 여러 N-MOS 및 P-MOS를 통합할 수 있습니다. P-MOS는 N-MOS에 직접 내장되어 있으므로 P-MOS의 기판을 N-well이라고도 합니다. CMOS는 고효율, 저전력 소모, 고 임피던스, 복잡한 논리 처리 능력 등의 장점이 있습니다.

3- VDMOSFET

수직 이중 확산 MOSFET(VDMOSFET)은 가장 일반적인 전력 MOSFET입니다(그림 41은 향상된 N-채널 VDMOSFET를 보여줍니다). VDMOSFET의 소스와 드레인은 동일한 평면에 있지 않으므로 별도의 본체(B)가 필요하지 않습니다. 수평 영역을 늘리지 않고 수직 치수(수직 영역)를 늘리면 채널 길이가 VDMOSFET가 증가합니다. 따라서 온 저항이 동일한 MOSFET의 경우 VDMOSFET는 LDMOSFET보다 더 높은 전류 내성을 갖습니다. VDMOSFET의 등가 저항을 증가시키는 VDMOSFET의 P 영역과 N 영역 사이에 낮은 도핑 농도를 갖는 N-에피택셜 영역의 추가 층이 있기 때문에 VDMOSFET는 더 높은 전압을 견딜 수 있습니다. 컨덕턴스 변조 효과로 인해 PN 접합을 통해 흐르는 전류가 점차 증가하면 N-에피택셜 영역의 내부 저항이 감소하지만 VDMOSFET의 내전압 성능은 여전히 LDMOSFET보다 큽니다. 또한 N 영역과 P 영역은 기생 전력 다이오드를 형성하여 역전압 항복으로부터 VDMOSFET를 효과적으로 보호할 수 있습니다. 따라서 대부분의 전력 MOSFET은 더 나은 내전압 및 전류 성능을 얻기 위해 수직 구조를 채택합니다.

홈 게이트의 모양에 따라 VDMOSFET는 VVDMOS(v-groove 수직 이중 확산 MOSFET 또는 v-groove 수직 채널 이중 확산 MOSFET, VMOS라고도 함)와 UVDMOS(u-groove 수직이라고도 함)로 나눌 수 있습니다. 이중 확산 MOSFET 또는 u-그루브 수직 채널 이중 확산 MOSFET, UMOS). UMOS는 VMOS보다 더 나은 내전압 기능을 가지고 있습니다. VMOS는 전력 전자 분야에서 매우 널리 사용되기 때문에 일반적으로 전력 MOSFET은 VMOS를 의미합니다.

5.4.2.3 MOSFET의 작동 원리

MOSFET의 작동 원리는 외부 전기장을 인가하여 반도체 내부의 전도도를 변경하는 것입니다. P-MOSFET의 작동 원리는 N-MOSFET의 작동 원리와 정확히 동일합니다. 또한 VDMOSFET와 LDMOSFET의 작동 원리는 유사하지만 측면 구조로 인해 MOSFET 내부의 전류 변화를 명확하게 관찰할 수 있습니다. 따라서 다음은 N-채널 LDMOSFET를 예로 들어 MOSFET의 작동 원리를 소개합니다.

1- 강화형 MOSFET

게이트 전압이 인가되지 않을 때(U_GS=0), 인핸스먼트형 MOSFET의 소스 영역과 드레인 영역 사이에 전도성 채널이 없고 전도성 채널은 특정 게이트 전압이 적용됩니다. 따라서 강화형 MOSFET은 NC(Normally Closed) 소자입니다.

축적층 단계: U_GS<0일 때 반도체 표면에 수직인 전기장이 게이트에서 생성되어 P-영역의 정공을 절연층 바닥으로 끌어당기고 P-영역에서 자유전자를 밀어내고 축적 측을 형성한다. 소스와 드레인 사이에 양의 전압이 인가되더라도 드레인에서 소스로 직접 전류가 흐를 수 없습니다(누설 전류는 고려되지 않음), 따라서 MOSFET은 오프 상태에 있습니다.

공핍층 단계: 0<U_GS<U_T일 때 반도체 표면에 수직인 전기장이 게이트에서 생성되어 반도체 표면의 자유 전자를 끌어당깁니다. 절연층의 바닥에 P-영역을 형성하고 P-영역의 정공을 밀어내고 공핍층을 형성한다. 그러나 절연층 바닥에 축적된 자유전자가 너무 적어 전도성 채널을 형성하지 못하기 때문에 MOSFET은 여전히 오프 상태이다.

반전층 단계: U_GST일 때 절연층의 바닥에 축적된 자유전자는 N형 좁은 층(즉, N 유형 전도성 채널). N형 도전성 채널의 형태가 P-영역과 반대이기 때문에 반한 층(inversion layer)이라고도 한다. 전도성 채널의 존재는 전류가 드레인 영역에서 소스 영역으로 흐를 수 있도록 하므로 MOSFET은 온 상태입니다. U_GS의 증가에 따라 게이트에 의해 형성되는 전계가 강할수록 더 많은 자유 전자가 절연층의 바닥으로 끌리게 됩니다. 전도성 채널이 넓을수록 채널 저항이 작아지고, 그리고 더 큰 드레인 전류 I_D. 채널을 따라 드레인 전류 I_D에 의해 생성된 전압 강하는 채널의 각 지점과 게이트 사이의 전압을 더 이상 동일하지 않게 만듭니다. 소스 영역에 가까울수록 전압 강하가 클수록 채널이 넓어집니다. 드레인 영역에 가까울수록 전압 강하가 작아지고 채널이 좁아집니다. 드레인 영역에 가장 가까운 끝에서 전압 강하는 가장 작고(그 값은 U_GD= U_GS - U_DS임), 채널이 가장 좁습니다. 그리고 U_DS가 증가함에 따라 드레인 영역 근처의 채널은 점점 좁아집니다.

핀치오프 영역 단계: MOSFET이 켜져 있을 때 U_GD = U_GS-U_DS = U_T가 될 때까지 U_DS가 계속 증가하면 드레인 영역이 0이 되어 강한 반전 채널을 형성할 수 없습니다. 즉, 채널이 핀치오프됩니다. 채널의 너비가 0인 지점을 핀치오프 지점이라고 하고 핀치오프 지점과 드레인 영역 사이의 공핍 영역을 핀치오프 영역이라고 합니다. U_DS가 계속 증가하면 핀치오프 지점이 소스 영역으로 이동합니다. U_DS의 증가는 거의 핀치오프 영역에 적용되므로 핀치오프 영역도 계속 확장됩니다. 채널이 핀치 오프된 후 드레인 전압이 계속 증가하더라도 드레인 전류는 일정한 값(즉, 포화 드레인 전류 I_D(sat))으로 유지되고 MOSFET은 포화 상태에서. 포화 드레인 전류 I_D(sat)는 U_DS의 영향을 받지 않지만 U_GS에 의해 결정됩니다. -- I_D(sat)는 MOSFET 제곱법칙 전달 특성인 U_GS의 제곱과의 관계.

2- 공핍형 MOSFET

게이트 전압이 인가되지 않을 때(U_GS=0), 공핍 MOSFET의 소스 영역과 드레인 영역 사이에 전도성 채널이 있습니다. 순방향 게이트 전압이 인가되면 전도성 채널의 폭이 증가합니다. 역 게이트 전압이 인가되면 전도성 채널의 폭이 감소합니다. 역 게이트 전압이 특정 값에 도달하면 전도성 채널이 사라집니다. 따라서 공핍 N-MOSFET은 NO(Normally Open) 소자입니다.

전도 상태: U_GS≥0일 때 게이트에서 생성된 전기장은 N 채널로 더 많은 전자를 끌어당기고 N 채널의 정공을 밀어냅니다. U_GS가 증가할수록 채널이 넓어지고 채널 저항이 작아지며 I_D가 증가합니다.

차단 상태: U_GS<0일 때 게이트에서 생성된 전기장은 N 채널로 더 많은 정공을 끌어당기고 N 채널에서 전자를 밀어내어 채널을 더 좁게 만들고 채널을 저항이 커집니다. U_GS가 핀치오프 전압 U_PO에 도달하면 N 채널의 전자가 고갈되고 전도성 채널이 사라지며 I_D 제로 경향이 있습니다.

5.4.3 MOSFET의 주요 파라미터

MOSFET의 대부분의 매개변수는 BJT의 주요 매개변수와 동일합니다.

1- 트랜스 컨덕턴스 Gfs

일반적으로 입력 전압에 대한 입력 전류의 비율을 어드미턴스라고 합니다. MOSFET의 전달 특성으로 인해 게이트-소스 입력 전압 U_GS는 게이트-소스 입력 전류 I_GS의 변화에 영향을 미치지 않지만 드레인의 변화에는 영향을 미칩니다. 전류 i_D이므로 드레인 전류 I_D 대 게이트-소스 전압 U_GS의 비율을 트랜스 컨덕턴스라고 합니다.

2- 기생 커패시턴스

MOSFET 내부에는 세 가지 내부 기생 커패시턴스가 있습니다. 게이트-소스 기생 커패시턴스 C_GS, 게이트-드레인 기생 커패시턴스 C_GD(밀러 커패시턴스라고도 함), 드레인-소스 기생 커패시턴스 C_DS. 이러한 기생 커패시턴스는 MOSFET의 동적 특성에 영향을 미칩니다. 기생 커패시턴스가 작으면 스위칭 전류와 구동 전력이 작고 스위칭 속도가 빠릅니다. 기생 커패시턴스가 크면 스위칭 전류와 구동 전력이 크고 스위칭 속도가 느립니다. MOSFET 제조업체는 일반적으로 다음 계산 공식을 충족하는 MOSFET의 커패시턴스 매개변수를 제공합니다.

MOSFET의 입력 커패시턴스: C_iss = C_GS + C_GD

MOSFET의 출력 커패시턴스: C_oss = C_DS + C_GD

MOSFET의 역방향 전달 커패시턴스: C_rss = C_GD

3- 드레인 소스 온 저항 R_DS(on)

드레인-소스 온 저항 R_DS(on)는 특정 조건에서 MOSFET이 켜질 때 MOSFET의 드레인과 소스 사이의 온 저항을 나타냅니다. R_DS(on)는 MOSFET의 기생 저항에 의해 결정됩니다. R_DS(on) = R_CS + R_N+ + R_CH + R_A + R_JFET + R_D + R_SUB + R_CD. R_CS는 N+ 소스 영역과 소스 전극 사이의 접촉 저항입니다. R_N+는 N+ 소스 영역과 채널 사이의 저항입니다. R_CH는 채널의 저항입니다. R_A는 축적 층위 저항입니다. R_JFET는 동등한 JFET의 저항입니다. R_D는 드리프트 영역의 저항입니다. R_SUB는 기판 영역의 저항입니다. R_CD는 기판 영역과 드레인 전극 사이의 접촉 저항입니다. 드레인-소스 온 저항 R_DS(on)은 MOSFET 접합 온도와 게이트-소스 전압(구동 전압) U_GS의 영향을 받습니다. 접합 온도가 높을수록 R_DS(on)가 커집니다. 반대로 더 작은 R_DS(on). 게이트-소스 전압이 높을수록 R_DS(on)가 작아집니다. 반대로 R_DS(on)가 더 커집니다.

4- 최대 드레인 전류 I_DM

최대 드레인 전류 I_DM은 MOSFET의 정격 전류입니다. 최대 드레인 전류는 케이스 온도가 특정 값일 때 MOSFET이 가장 높은 접합 온도에 도달할 수 있도록 하는 드레인 전류를 나타냅니다. 최대 드레인 전류는 MOSFET의 구조뿐만 아니라 MOSFET의 패키징 방식 및 주변 온도와도 관련이 있습니다.

5- 최대 드레인 소스 전압 BV_DSS

최대 드레인-소스 전압 BV_DSS는 MOSFET의 정격 전압입니다. 최대 드레인-소스 전압은 주변 온도가 25°C 일 때 MOSFET 드레인 및 소스가 애벌 런치 항복을 겪지 않을 때 인가할 수 있는 최대 전압을 나타냅니다. 실제 동작에서 드레인 전류가 250μ A 일 때 측정된 드레인-소스 전압 값은 일반적으로 최대 드레인-소스 전압 BV_DSS로 간주됩니다.

6- 최대 게이트 소스 전압 U_GSM

최대 게이트-소스 전압(최대 구동 전압이라고도 함)은 매우 짧은 시간에 MOSFET의 게이트 절연층에 영구적인 손상을 줄 수 있는 최대 입력 전압을 나타냅니다. 일반적으로 구동 전압은 ±20V를 초과하지 않는 것이 좋습니다.

7- 스위칭 주파수

MOSFET의 스위칭 시간은 10~100μ s이며, 동작 주파수는 주요 전력 전자 장치 중 가장 높은 100kHz(수 MHz까지) 이상에 도달할 수 있습니다. MOSFET은 정적일 때 입력 전류가 거의 필요하지 않지만 동적일 때(스위칭 프로세스) 기생 커패시턴스를 충전 및 방전하므로 특정 구동 전력이 여전히 필요합니다. MOSFET의 스위칭 주파수가 높을수록 더 많은 구동 전력이 필요합니다.

5.4.4 MOSFET의 기본 특성

향상된 N-MOSFET을 예로 들어 보겠습니다. V_DD는 MOSFET의 출력 전원입니다. U_P는 MOSFET의 구동 신호 소스입니다. U_GS는 게이트와 소스 사이의 전압입니다. U_DS는 MOSFET의 출력 전압 강하입니다. I_D는 드레인 전류입니다. R_S는 구동 회로의 내부 저항입니다. R_G는 게이트 내부 저항입니다. R_L은 배수 부하입니다. R_F는 드레인 전류를 감지하는 데 사용되는 감지 저항입니다.

5.4.4.1 MOSFET의 정적 특성

1- 입력 특성

MOSFET의 전달 특성으로 인해 MOSFET의 게이트와 소스 사이의 전압 변화는 게이트와 소스 사이의 전류에는 영향을 미치지 않지만 드레인 전류 I_D에는 영향을 미칩니다. I_D가 클 때 I_D와 U_GS 사이의 관계는 대략 선형이고 그 기울기는 MOSFET의 트랜스 컨덕턴스 Gfs입니다.

2- 출력 특성

MOSFET의 정적 출력 특성 곡선은 GTR의 정적 출력 특성 곡선과 유사합니다. MOSFET의 정적 출력 특성은 차단 영역, 포화 영역 및 비포화 영역으로 나눌 수 있습니다. MOSFET은 일반적으로 스위칭 상태(즉, 컷오프 영역과 비포화 영역 사이의 빠른 전환)에서만 작동하여 포화 영역에서 작업할 때 과도한 전력 소모로 인해 MOSFET이 소손되는 것을 방지합니다.

차단 영역: BJT의 차단 영역과 유사합니다. U_DS가 매우 높지만 드레인 전류 I_D=0(누설 전류는 고려되지 않음)입니다.

포화 영역: BJT의 활성 영역과 유사합니다. I_D는 U_DS의 영향을 받지 않지만 U_GS가 증가함에 따라 증가합니다. 포화 영역에서는 MOSFET이 부담하는 전압과 전류가 크기 때문에 소비 전력이 매우 큽니다.

비포화 영역: BJT의 포화 영역과 유사합니다. I_D는 U_DS가 증가함에 따라 증가합니다. 비포화 상태에서 MOSFET은 큰 전류와 매우 작은 전압을 견디므로 소비 전력이 적습니다. MOSFET은 비포화 영역에서 전압 제어 저항으로 동작하므로 이 영역을 옴 영역 또는 가변 저항 영역이라고도 합니다.

5.4.4.2 MOSFET의 동적 특성

MOSFET의 스위칭 과정에서 스위칭 시간에 대한 내부 기생 커패시턴스 희 영향은 무시할 수 없습니다.

1- 켜기 프로세스

MOSFET을 온 상태로 전환하려면 게이트에 가파른 입력 전원 U_P1을 적용해야 합니다. 구동 회로의 내부 저항 R_S와 게이트-소스 기생 정전 용량 C_GS의 존재로 인해 게이트 전압 U_GS MOSFET의 펄스 파형은 U_P1만큼 가파른 펄스 파형을 형성할 수 없지만 특정 기울기로 상승합니다. 구동 전류가 C_GS를 충전하기 시작하여 U_GS가 U_T에 도달하면 MOSFET은 온 상태로 들어가고 드레인 전류 I _D가 오르기 시작합니다. C_GS가 완전히 충전되면 U_GS는 U_GS1에서 유지되고 I_D는 I에서 유지됩니다. _D1. 이때, 드레인-소스 기생 커패시턴스 C_DS가 방전되기 시작하고 U_DS가 감소하기 시작한다. U_DS가 최솟값에 도달하면 구동 전류가 게이트-드레인 기생 커패시턴스 C_GD를 충전하기 시작하고 U_GS가 U_GS2에 남아 있습니다. 일반적으로 U_GS에서 10%로 상승하는 시간 U_GS2에서 I_D에서 10% I_D1로 상승하는 시간 켜기 지연 시간 t_d(on)라고 합니다. I_D가 10% I_D1에서 90% I_D1로 상승하는 데 걸리는 시간을 상승 시간 t_r. MOSFET의 턴 온 시간 t_on은 턴 온 지연 시간 t_d(on)와 상승 시간 t_r.

켜짐 시간의 계산 공식: t_on = t_d(on) + t_r

2- 종료 프로세스

구동 펄스 신호 U_P1가 제거되면 R_S와 C_GD로 인해 U_GS가 감소합니다. 특정 경사. C_GD가 방전되면 U_GS는 U_GS1에 머물고 이때 C_DS가 충전을 시작합니다. , U_DS가 상승하기 시작합니다. C_DS가 완전히 충전되면 U_DS는 100% U_DS1로 유지되며 이때 C_GS 방전이 시작되고 U_GS가 다시 떨어집니다. U_GS가 U_T 아래로 떨어지면 MOSFET은 오프 상태로 들어가고 I_D는 0으로 떨어집니다. MOSFET은 소수 캐리어 저장 효과가 없기 때문에 턴오프 프로세스가 매우 빠릅니다(약 수십 나노초). 일반적으로 90% U_GS2에서 90% I_D1까지의 시간을 턴오프 지연 시간 t_d(off)라고 합니다. I_D가 90% I_D1에서 10% I_D1로 떨어지는 데 걸리는 시간을 하강 시간 t_f라고 합니다. MOSFET의 턴오프 시간 t_on은 턴오프 지연 시간 t_d(off)와 하강 시간 t_f.

꺼짐 시간의 계산 공식: t_off = t_d(off) + t_f

* MOSFET의 스위치 프로세스 속도를 높이는 방법

● 내부 저항과 인덕턴스가 낮은 구동 회로를 사용하면 MOSFET의 턴 온 프로세스를 가속화할 수 있습니다.

● 턴 온 및 턴 오프 프로세스 동안 기생 커패시턴스를 충전 및 방전하는 MOSFET의 기능을 개선하여 지연 시간을 효과적으로 줄여 과도 오류가 발생하지 않도록 할 수 있습니다.

5.4.5 MOSFET의 직렬 및 병렬연결

MOSFET의 스위칭 속도는 매우 빠르고 동적 특성에는 어느 정도 분산이 있기 때문에 일반적인 전압 균등화 방식을 채택하는 것은 불가능합니다. MOSFET을 직렬로 연결하면 스위칭 과정에서 각 MOSFET의 작동 상태가 다르고 내전압 성능을 동일하게 유지할 수 없으므로 내전압이 낮은 MOSFET이 과전압으로 인해 소손되기 쉽습니다. 따라서 MOSFET은 직렬연결에 적합하지 않습니다.

MOSFET의 온 저항은 양의 온도 계수를 가지며 온도가 높을수록 온 저항이 커집니다. 실제 응용 프로그램에서 여러 MOSFET을 병렬로 사용할 수 있습니다. 예를 들어 인버터 용접기의 출력 회로는 수십 개의 MOSFET을 병렬로 연결하여 전류 용량을 늘릴 수 있습니다. MOSFET 중 하나가 너무 많은 전류를 흐르게 하면 온 저항이 클수록 온 저항이 작은 다른 MOSFET에 더 많은 전류가 흐르고 결국 각 MOSFET에 흐르는 전류는 균형을 이루는 경향이 있습니다. 다음 방법은 전류 불균일 현상을 효과적으로 줄일 수 있습니다. 매개변수 오류가 작은 MOSFET을 선택하십시오. 회로의 배선 및 레이아웃은 대칭이어야 합니다. 라인 손실(와이어 자체의 저항이 전류를 소비함)과 고주파에서 와이어의 인덕턴스 및 커패시턴스를 고려해야 합니다. 소스 회로에 작은 인덕터를 연결하면 전류 공유 리액터 역할을 할 수 있으므로 동적 불균일 전류를 효과적으로 줄일 수 있지만 정적 불균일 전류에는 유효하지 않습니다.

5.5 절연 게이트 밤이 폴라 트랜지스터

5.5.1 IGBT 소개

절연 게이트 밤이 폴라 트랜지스터(IGBT 또는 IGT)는 파워 MOSFET의 높은 입력 임피던스와 BJT의 높은 전류 용량을 가진 복합 Bi-MOS 소자입니다. IGBT는 컨버터, 인버터, 펄스 폭 변조 시스템(PWM), 무정전 전원 공급 장치(UPS), 스위칭 모드 전원 공급 장치(SMPS), 공진 변환기, 산업용 모터, 신에너지 자동차 등 많은 분야에서 널리 사용됩니다. IGBT에는 높은 입력 임피던스, 저 잡음, 빠른 스위칭 속도, 간단한 구동 회로, 낮은 구동 전력, 낮은 온 상태 전압, 낮은 스위칭 손실, 넓은 안전 작동 영역, 작은 크기, 높은 전류 밀도, 높은 전류 용량, 높은 내구성 전압, 펄스 전류 충격에 대한 강한 저항 및 2차 항복 없음. IGBT는 Power MOSFET에 비해 스위칭 속도가 느리고 래치 없이 쉬운 단점이 있습니다. IGBT는 내전압이 600V 이상, 전류가 10A 이상, 주파수가 1kHz 이상인 분야에서 주로 사용됩니다.

5.5.2 IGBT는 어떻게 작동합니까?

5.5.2.1 IGBT의 기본 구조

IGBT의 구조는 Power MOSFET의 구조와 매우 유사합니다. IGBT의 게이트(G)는 MOSFET의 게이트(G)에 해당합니다. IGBT의 이미터(E)는 MOSFET의 소스(S)에 해당합니다. IGBT의 컬렉터(C)는 MOSFET의 드레인(D)에 해당합니다. 그러나 IGBT는 기판 영역에 P+ 주입 층위 있어 IGBT가 사이리스터와 같은 P-N-P-N 구조가 됩니다. IGBT는 N+ 버퍼 측을 포함하는지에 따라 PT(Punch-Through) 유형과 NPT(Non-Punch-Through) 유형으로 나눌 수 있습니다. PT형 IGBT는 낮은 스위칭 손실, 낮은 온 상태 손실 및 큰 전류 용량의 장점이 있지만 온도 특성이 NPT 만큼 좋지 않고 병렬연결에 적합하지 않습니다. PT 유형 IGBT의 순방향 항복 전압은 역방향 항복 전압보다 높으므로 DC 회로에 더 적합합니다. NPT 유형 IGBT의 순방향 항복 전압은 역방향 항복 전압과 동일하므로 AC 회로에 더 적합합니다. P-Channel IGBT의 스위칭 속도는 N-Channel IGBT보다 2-3배 느리기 때문에 P-Channel IGBT의 SOA(Safe Operating Area)는 N-Channel IGBT보다 작으며 P의 비용은 -Channel IGBT는 N-Channel IGBT보다 높기 때문에 실제 사용 시 P-Channel IGBT는 드물다. 다음은 주로 PT형 N-Channel IGBT를 소개합니다.

PT형 N-Channel IGBT의 등가 회로도는 기생 향상 N-MOSFET, 기생 JFET, 기생 PNP 트랜지스터 V₁(P+ N-P), 및 기생 NPN 트랜지스터 V₂(N+ P N-) 및 등가 확장 저항 R₂, 그림 51, a. 이 회로에서 V₁은 주 출력 채널입니다. V₂는 MOSFT의 형성으로 형성됩니다. JFET는 주로 N-드리프트 영역에 의해 형성됩니다. R₂는 주로 V₂의 P 베이스 영역의 등가 저항에 의해 형성됩니다. 기생 JFET는 주로 N-드리프트 영역의 등가 저항에 의해 형성되는 등가 변조 저항 R₁로 더욱 단순화될 수 있습니다. 그런 다음 IGBT의 등가 회로도를 그림 51, b와 같이 단순화할 수 있습니다. IGBT의 4층 반도체 구조(P-N-P-N)는 기생 사이리스터 SCR로 간주할 수 있으며 IGBT의 등가 회로도는 그림 51, c와 같이 더욱 단순화할 수 있습니다. IGBT가 큰 전류 스위칭 능력을 가진 MOSFET으로 간주된다면, P+와 N+ 영역은 파워 다이오드 VD₁로 간주될 수 있고, IGBT의 등가 회로도는 그림과 같이 더욱 단순화될 수 있습니다. 그림 51, d. 단순화된 등가 회로도는 IGBT의 작동 원리를 직관적으로 이해하는 데 도움이 됩니다.

5.5.2.2 IGBT의 작동 원리

간단히 말해서 IGBT의 작동 원리는 전압 구동 사이리스터입니다.

순방향 차단 상태: IGBT에 순방향 전압이 적용되고 게이트와 이미터가 단락되면 IGBT는 순방향 차단 상태가 됩니다. 이때, PN 접합 J₁, J₃는 순방향 바이어스이고, PN 접합 J₂는 역방향 바이어스이다. 역 전압은 J₂ 양쪽의 공핍층이 P 베이스 영역과 N 드리프트 영역으로 확장되도록 합니다.

역 차단 상태: IGBT에 역 전압이 가해지면 PN 접합 J₁이 역 바이 어스되고 역 전압은 J₁의 공핍층이 다음으로 확장됩니다. N-버퍼 영역. N-버퍼 영역의 너비를 늘리면 IGBT의 역 차단 기능이 향상될 수 있지만 IGBT의 순방향 전압 강하도 증가합니다. IGBT의 역내 전압은 보통 수십 볼트에 불과하므로 IGBT가 역 차단 상태에서 동작하지 않도록 FRED를 IGBT에 약 병렬로 연결한다. 물론 편의를 위해 IGBT와 FRED를 함께 패키징 하여 역전도 IGBT 모듈을 구성합니다.

전도 상태: IGBT에 순방향 전압이 인가되고 게이트에 특정 전압이 인가되면 P 베이스 영역은 N 서브 채널 영역을 형성하여 전자가 N+ 이미터 영역에서 N- 드리프트로 전달되도록 합니다. 지역. 이 전자 흐름은 N 베이스 영역의 전위를 감소시키고 V₁에 대한 베이스 전류 I_B1를 제공합니다. 이 전자 흐름에 의해 생성된 전압 강하는 약 0.7V 이면 PN 접합 J₁이 순방향 바이 어스되고 IGBT가 켜지기 시작합니다. IGBT의 N-드리프트 영역은 매우 넓고 도핑 농도가 낮기 때문에 N-드리프트 영역은 전도도가 매우 낮습니다. IGBT가 고전류에서 작동할 때 컨덕턴스 변조 효과로 인해 N-염기 영역의 캐리어 농도가 증가하고 전도도가 증가하여 컬렉터와 이미 터 사이의 포화 전압과 IGBT의 전체 온 상태 전력 소비가 감소합니다. 전자전류 I_N과 정공전류 I_P가 있을 때 IGBT는 완전히 온 상태가 된다. IGBT가 켜진 상태일 때 래치업 효과를 피하기 위해 컬렉터 전류를 제한해야 합니다.

차단 상태: 게이트 전압 U_GE가 임계 전압 U_T보다 낮거나 게이트에 역 바이어스 전압이 인가되면 N 서브 채널이 사라집니다. , IGBT의 베이스 전류가 차단되고 I_N 및 I_P가 사라지고 IGBT는 차단 상태로 들어갑니다. 그러나 소수 캐리어 효과로 인해 IGBT 출력 전류가 즉시 0으로 감소하지는 않지만 U_CE, I_C 및 T_C와 관련된 특성을 갖는 BJT와 같은 테일 전류가 생성됩니다. 소수 캐리어 효과는 IGBT의 스위칭 시간과 스위칭 손실을 증가시킵니다.

* 래치업 효과

일반적으로 R₂는 V₂가 작동하지 않도록 V₂의 베이스와 이미터를 단락 시킵니다. R₂를 통해 흐르는 전류가 너무 커서 R₂의 순방향 전압 강하는 트리거 전류 I_B2를 제공하기에 충분할 때 V₂의 경우 V₁ 및 V₂는 등가 사이리스터 SCR(P+ N-P N+)을 형성합니다. 등가 사이리스터 내부의 포지티브 피드백 메커니즘으로 인해 V₁ 및 V₂는 깊은 포화 상태에 들어가므로 IGBT의 채널은 게이트 전압과 IGBT는 매우 큰 역전압이 인가되는 경우에만 차단될 수 있습니다. 이러한 현상을 래치업 효과라고 하며 정적 래치 법과 동적 래치 법으로 나눌 수 있습니다. 정적 래치 업은 등가 사이리스터가 완전히 켜졌을 때 과도한 컬렉터 전류 I_C에 의해 발생합니다. 동적 래치 업은 IGBT의 스위칭 과정에서 과도한 di/dt 및 dv/dt로 인한 큰 변위 전류로 인해 발생합니다. 동적 래치 업을 일으키는 컬렉터 전류는 정적 래치 업보다 작습니다. 래치업 효과는 V₁와 V₂가 Darlington 구조를 형성하게 하여 I_C와 IGBT의 소비전력이 크게 증가하게 되며, IGBT가 손상됩니다. 래치업 효과를 피하기 위해 일반적으로 다음과 같은 조치를 취합니다.

● 내부 구조를 변경하고 V₂가 켜지는 것을 방지하기 위해 IGBT를 도핑 하여 R₂를 줄입니다.

● V₁의 전류 이득 α(일반적으로 0.5 미만)를 줄이기 위해 N-버퍼 레이어의 폭과 도핑을 최적화하여 V₂의 작업을 억제합니다.

5.5.3 IGBT의 주요 매개변수

IGBT의 대부분의 매개변수는 MOSFET의 주요 매개변수와 동일합니다.

1- 래핑 전류 I_L

래핑 전류 I_L은 IGBT의 래치업 효과를 일으키는 컬렉터 전류 값을 나타냅니다. 래핑 전류 I_L은 일반적으로 I_CM(직류)의 5배 이상입니다. I_L 래핑 전류는 IGBT의 현재 용량을 제한하는 주요 원인 중 하나였습니다. 그러나 기술의 발달에 따라 IGBT를 설계하고 사용할 때 정적 래치 업을 고려할 필요가 없지만 여전히 동적 래치 업을 방지하는 것은 필요합니다.

5.5.4 IGBT의 기본 특성

5.5.4.1 IGBT의 정적 특성

1- 입력 특성

IGBT의 정적 입력 특성 곡선은 MOSFET의 정적 입력 특성 곡선과 유사합니다.

2- 출력 특성

IGBT의 정적 출력 특성은 순방향 차단 영역, 활성 영역, 포화 영역 및 역방향 차단 영역으로 나눌 수 있습니다. IGBT는 일반적으로 활성 영역에서 작업할 때 과도한 전력 소모로 인해 IGBT가 소진되는 것을 방지하기 위해 스위칭 상태(즉, 순방향 차단 영역과 포화 영역 사이를 빠르게 앞뒤로 전환)에서만 작동합니다.

전방 차단 영역: BJT의 차단 영역과 유사합니다. U_GE < U_T, IGBT의 내부 MOS 채널이 꼬이고 컬렉터와 이미터 사이에 누설 전류 I_CEO가 있습니다.

활성 영역: BJT의 활성 영역(증폭 영역)과 유사합니다. U_GE ≥ U_T 및 U_CE > U_GE - U_T, IGBT는 활성 영역에서 작동하며 0.7V 온 상태 전압 강하를 생성합니다. 활성 영역에서 N 베이스 영역으로 흐르는 전자 전류 I_N는 베이스 전류 I_B1를 제한하는 게이트 전압 U_GE에 의해 제어됩니다. V₁, 그리고 정공 전류 I_P가 제한되므로 컬렉터 전류 I_C는 포화 상태( MOSFET의 포화 상태와 유사). 활성 영역에서 IGBT가 부담하는 전압과 전류는 매우 크고 IGBT의 소비 전력도 매우 크므로 IGBT는 가능한 한 빨리 이 영역을 통과해야 합니다.

포화 영역: BJT의 포화 영역과 유사합니다. IGBT의 포화 영역은 옴 영역 또는 가변 저항 영역이라고도 합니다. U_GE ≥ U_T 및 U_CE ≤ U_GE - U<sub&gT;T, 컬렉터 전류 I_C는 더 이상 게이트 전압 U_GE에 의해 제어되지 않고 외부 회로에 의해 결정됩니다.

역 차단 영역: 파워 다이오드의 역 차단 상태와 유사합니다.

* MOSFET 포화 영역과 IGBT 포화 영역의 차이점

IGBT가 완전히 턴 온 된 후의 포화 전압 강하는 주로 컨덕턴스 변조에 의존하는 반면 MOSFET의 턴 온 전압 강하는 주로 드레인 전류(저항 특성)에 의존합니다. 따라서 MOSFET의 포화 영역은 전류 포화를 나타내고 IGBT의 포화 영역은 전압 포화를 나타냅니다.

5.4.2 IGBT의 동적 특성

IGBT의 동적 특성은 MOSFET과 BJT의 조합과 유사합니다.

1- 켜기 프로세스

IGBT의 턴 온 프로세스는 MOSFET의 턴 온 프로세스와 유사합니다. 일반적으로 U_GS에서 10% U_GS1까지 I_C에서 10% I_C1를 켜기 지연 시간 t_d(on)라고 합니다. I_C가 10% I_C1에서 90% I_C1까지 상승하는 데 걸리는 시간을 상승 시간 t_r. IGBT의 턴 온 시간 t_on은 t_d(on)와 t_r의 합이다. 그러나 U_CE의 하강 과정은 두 단계로 나뉩니다. t_fv1 단계는 등가 MOSFET이 단독으로 작동하는 단계입니다. t_fv2 단계는 등가 MOSFET과 등가 BJT가 함께 작동하는 단계입니다.

켜짐 시간의 계산 공식: t_on = t_d(on) + t_r

2- 종료 프로세스

IGBT의 턴오프 프로세스는 MOSFET 및 BJT의 턴오프 프로세스와 유사합니다. 일반적으로 U_GS가 90%로 떨어지는 데 걸리는 시간 U_GS1에서 I_C가 90%로 떨어지는 I_C1를 끄기 지연 시간 t_d(off)라고 합니다. I_C가 90% I_C1에서 10% I_C1으로 떨어지는 데 걸리는 시간을 하강 시간 t_f. MOSFET의 턴오프 시간 t_off는 t_d(off)와 t_f의 합입니다. 그러나 I_C의 하강 과정은 두 단계로 나누어집니다. t_fi1 단계는 등가 MOSFET이 단독으로 작동하는 단계입니다. t_fi2 단계는 등가 MOSFET과 등가 BJT가 함께 작동하는 단계입니다. 테일 타임 t_t는 역 회복 전류가 사라지는 데 필요한 시간이다. P+ 컬렉터 영역에 주입된 정공으로 인해 P+ 컬렉터 영역에서 재결합되어 잔류 전류가 감소하고 t_f가 단축됩니다.

꺼짐 시간의 계산 공식: t_off = t_d(off) + t_f = t_d(off) + t_fi1 + t_fi2

5.5.4.3 IGBT의 안전한 작동 영역

FBSOA(포지티브 바이어스 안전 작동 영역): I_CM, U_CEM 및 P_CM에 의해 결정됩니다.

역 바이 어스된 안전 작동 영역(RBSOA): I_CM, U_CEM 및 dU_CE/dt에 의해 결정됩니다.

5.5.5 IGBT의 직렬 및 병렬연결

MOSFET과 유사하게 IGBT는 직렬연결에 적합하지 않습니다.

IGBT의 온 저항 R_ON의 온도 특성은 컬렉터 전류 I_C의 영향을 받습니다. I_C ≤ 1/3 I_CM일 때 IGBT의 온 저항 R_ON은 음의 온도 계수를 가지므로 적합하지 않습니다. 병렬연결. I_C > 1/3 I_CM, IGBT의 온 저항 R_ON은 양의 온도 계수를 나타내므로 MOSFET과 마찬가지로 병렬연결에 적합합니다. 전류가 작을 때 IGBT에 대한 불균일한 전류의 영향은 상대적으로 작기 때문에 전체 IGBT는 여전히 병렬연결에 매우 적합합니다.

5.6 기타 완전 제어 장치

복합 구조를 통해 MCT, SIT, SITH, IGCT 등과 같은 여러 장치의 장점을 통합한 완전 제어 장치를 제조할 수 있습니다.

1-MOS 제어 사이리스터

MOS 제어 사이리스터(MCT)는 MOSFET과 사이리스터의 장점을 결합하여 매우 높은 di/dt 및 dv/dt 허용 오차, 빠른 스위칭 속도, 낮은 온 상태 전압, 작은 스위칭 손실, 높은 전압 용량 및 높은 전류 용량. GTO와 마찬가지로 MCT는 수만 개의 MCT 단위로 구성되며 각 단위는 PNP 사이리스터와 MOSFET으로 구성됩니다. MOSFET은 PNP 사이리스터의 작동 상태를 제어합니다. 그러나 MCT의 개념은 IGBT와 유사하지만 전압과 전류 용량이 기대치에서 멀고 가격이 IGBT보다 높아 시장에 내놓을 수 없다.

2- 정전기 유도 트랜지스터

SIT(Static Induction Transistor)는 전도 과정에 다수의 캐리어가 참여하는 일종의 접합 전계 효과 트랜지스터입니다. SIT의 동작 주파수는 Power MOSFET과 같거나 더 높으며 전력 용량은 MOSFET보다 크므로 고주파 및 고 전력 애플리케이션에 적합합니다. SIT는 NO(Normally Open) 스위치입니다. 신호가 적용되지 않으면 SIT가 켜집니다. 음의 바이어스가 적용되면 SIT가 꺼집니다. 실제 적용에서 상시 개방 스위치는 상시 폐쇄 스위치만큼 안전하지 않습니다. 또한 SIT의 온 상태 저항이 크고 온 상태 손실도 크기 때문에 SIT는 Power MOSFET처럼 널리 사용될 수 없다. SIT는 주로 레이더 통신 장비, 초음파 전력 증폭, 펄스 전력 증폭 및 고주파 유도 가열 분야에서 사용됩니다.

3- 정전기 유도 사이리스터

SITH(정적 유도 사이리스터)는 밤이 폴라 필드 제어 사이리스터(FCT)입니다. SITH의 많은 특성은 GTO와 유사합니다. SITH는 컨덕턴스 변조 효과, 낮은 온 상태 전압 및 큰 전류 용량의 장점이 있습니다. SITH의 스위칭 속도는 GTO보다 훨씬 빠르며 현재 턴 오프 이득은 GTO보다 작습니다. SITH에는 일반적으로 열려 있는 유형과 일반적으로 닫히는 유형이 있습니다.

4- 통합 게이트 정류 사이리스터

통합 게이트 정류 사이리스터(IGCT 또는 GCT)는 IGBT와 GTO의 장점을 결합합니다. 전력 용량은 GTO와 동일하며 스위칭 속도는 GTO의 10배입니다. IGCT는 복잡한 버퍼 회로가 필요하지 않지만 구동력은 여전히 큽니다. IGCT와 IGBT는 모두 고 전력 분야에서 GTO를 대체할 수 있습니다.

§6. 전력 전자 장치를 선택하는 방법

6.1 공통 전력 전자 장치

1) 제어할 수 없는 장치

● 범용 다이오드(GPD)

장점: 높은 역전압 피크 전압, 낮은 순방향 전압 강하, 강력한 정류 능력.

단점: 역 회복 시간이 길고 작동 빈도가 낮습니다.

● 고속 복구 다이오드(FRD)

장점: 짧은 역 회복 시간, 높은 작동 주파수, 낮은 순방향 전압 강하 및 높은 피크 역 전압.

단점: 약한 정류 능력.

● 쇼트키 배리어 다이오드(SBD)

장점: 극도로 짧은 역 회복 시간, 극도로 높은 작동 주파수, 극도로 낮은 순방향 전압 강하.

단점: 정상 정류 능력, 낮은 피크 역전압, 높은 온도 감도 및 큰 누설 전류.

2) 반 제어 장치

● 고속 스위칭 사이리스터(FST)

장점: 짧은 스위칭 시간, 높은 작동 주파수, 높은 dv/dt 및 di/dt 허용 오차.

단점: 낮은 정격 전압 및 낮은 정격 전류.

● 3극관 AC 스위치(TRIAC)

장점: 역방향 특성은 순방향 특성과 동일하며 AC 회로에서 작동할 수 있습니다.

단점: 역 차단 기능이 없습니다.

● 역전도 사이리스터(RCT)

장점: 낮은 온 상태 전압, 짧은 턴 오프 시간, FST보다 훨씬 높은 작동 주파수, 높은 정격 접합 온도, 높은 전압 용량, 회로 설계를 단순화할 수 있는 통합 전원 다이오드.

● LTT(Light Triggered Thyristor)

장점: 광학 트리가 링은 제어 회로와 주 회로 사이의 우수한 절연, 강력한 전자기 간섭 방지 기능, 매우 큰 전류 용량 및 매우 큰 전압 용량을 보장할 수 있습니다. 현재 가장 높은 전력 용량을 가진 전력 전자 장치입니다.

단점: 일반적으로 작동 빈도가 높지 않습니다.

3) 완전 제어 장치

● 게이트 턴 오프 사이리스터(GTO)

장점: 대 전압 용량, 대전류 용량, 고 전력 응용 분야에 적합, 전도도 변조 효과, 낮은 전류 차단 이득 및 우수한 열 안정성.

단점: 낮은 스위칭 속도, 큰 음의 게이트 펄스 턴 오프 전류, 큰 구동 전력 및 복잡한 구동 회로.

비고: GTO는 고 전력(메가와트 수준), 고전압 및 낮은 스위칭 주파수를 위한 첫 번째 선택입니다.

● 거대 트랜지스터(GTR)

장점: 큰 전압 용량, 큰 전류 용량, 중간 전력 애플리케이션에 적합, 우수한 스위칭 특성, 낮은 포화 전압 강하.

단점: 낮은 스위칭 속도, 전류 구동, 큰 구동 전력, 복잡한 구동 회로, 2차 고장, IGBT보다 높은 가격.

비고: IGBT의 용량이 증가함에 따라 GTR은 점차 역사의 무대에서 물러날 것입니다.

● 파워 MOSFET

장점: 빠른 스위칭 속도, 높은 입력 임피던스, 우수한 열 안정성, 낮은 구동 전력, 간단한 구동 회로, 높은 작동 주파수 및 2차 고장 없음.

단점: 작은 전류 용량, 낮은 내전압, 일반적으로 전력이 10kW를 초과하지 않는 전력 전자 장치에만 적합합니다.

비고: 전력 MOSFET은 중소 전력, 저전압 및 높은 스위칭 주파수를 위한 첫 번째 선택입니다.

● 절연 게이트 양극성 트랜지스터(IGBT)

장점: 높은 스위칭 속도, 낮은 스위칭 손실, 펄스 전류 영향을 견딜 수 있는 능력, 낮은 온 상태 전압 강하, 높은 입력 임피던스, 전압 구동, 낮은 구동 전력, 2차 항복 없음.

단점: 스위칭 속도가 Power MOSFET보다 느리고 전압 및 전류 용량이 GTO 만큼 좋지 않습니다.

비고: IGBT는 중간 전력, 고전압 및 낮은 스위칭 주파수를 위한 첫 번째 선택입니다.

● MOS 제어 사이리스터(MCT)

장점: 매우 높은 di/dt 및 dv/dt, 매우 빠른 스위칭 속도, 낮은 전도 전압 강하, 작은 스위칭 손실, 높은 전압 용량 및 높은 전류 용량을 견딜 수 있습니다.

단점: 전압 용량과 전류 용량은 IGBT보다 작지만 비용은 IGBT보다 높습니다.

● 정전기 유도 트랜지스터(SIT)

장점: 작동 주파수는 Power MOSFET보다 크고 전력 용량은 Power MOSFET보다 큽니다.

단점: 일반적으로 열려 있고, 온 상태 저항이 크며, 온 상태 손실이 큽니다.

● 정전기 유도 사이리스터(SITH)

장점: 컨덕턴스 변조 효과, 낮은 온 상태 전압 강하, 큰 전류 용량, 스위칭 속도는 GTO보다 빠르고 전류 턴 오프 이득은 GTO보다 작습니다.

단점: 대부분 정상적으로 열립니다.

● 집적 게이트 정류 사이리스터(IGCT)

장점: 전력 용량은 GTO와 동일하고 스위칭 속도는 GTO의 10배이며 복잡한 버퍼 회로가 필요하지 않습니다.

단점: 높은 구동력.

6.2 전원 모듈

이전 장에서 점점 더 많은 전력 전자 장치가 모듈화되기 시작했다고 언급했습니다. 모듈화란 장치의 제조 비용을 줄이고 장치의 부피를 줄이기 위해 여러 장치를 모듈에 패키징 하는 것을 말합니다. 동시에 모듈화로 인해 회로의 리드가 줄어들기 때문에 회로 설계가 단순화되고 회로 인덕턴스도 크게 감소하여 보호 회로 및 버퍼 회로에 대한 수요를 줄이고 회로 설계를 더욱 단순화하여 회로를 만들 수 있습니다. 더 듬직해요.

일반적인 전원 모듈에는 솔리드스테이트 사이리스터 모듈, 솔리드스테이트 전원 다이오드 정류기 모듈, 솔리드스테이트 완전 제어 브리지 정류기 모듈 및 솔리드스테이트 하프 제어 브리지 정류기 모듈이 포함됩니다. 제품 페이지를 클릭하여 전원 모듈에 대한 자세한 정보를 얻을 수 있습니다.

§7. 전력전자기기 사용법

7.1 전력전자 시스템 소개

전력전자기기는 직접 사용할 수 없으며, 전력전자 시스템(PES)을 먼저 구축해야 한다. 전력전자 시스템은 주 회로, 제어회로, 구동회로, 검출 회로, 보호회로로 구성된다.

주 회로 : 전기에너지의 변화나 제어를 실현하는 데 사용한다. 전력 전자 장치는 주 회로의 핵심 부품입니다.

제어 회로: 구동 회로에 제어 신호를 제공하는 데 사용됩니다.

구동 회로: 제어 회로의 제어 신호를 주 회로의 게이트 신호로 변환하는 데 사용됩니다.

검출 회로: 주 회로의 동작 상태를 검출하여 제어회로에 피드백하는 데 사용한다.

보호 회로: 전체 시스템의 안정적인 작동을 보장하기 위해 제어 회로와 주 회로를 보호하는 데 사용됩니다.

전기적 절연 : 제어회로(작은 전류)를 주 회로(대전류)로부터 절연시키기 위해 사용한다.

가장 일반적인 전력 전자 장치로서 무접점 계전기의 내부 구조는 기본 전력 전자 시스템입니다(제로 크로싱 AC 무접점 계전기의 작동 원리).

7.2 전력 전자 장치를 구동하는 방법

구동회로는 주 회로와 제어회로 사이의 인터페이스이며, 제어회로의 제어신호를 주 회로의 턴 온 신호 또는 턴 오프 신호로 변환하는 데 사용된다. 반 제어 장치의 경우 드라이브 회로는 켜기 신호만 제공하면 됩니다. 완전히 제어되는 장치의 경우 구동 회로는 켜기 신호와 끄기 신호를 제공해야 합니다. 구동 회로를 설계할 때 전력 전자 장치가 이상적인 상태에서 작동하려면 많은 요소를 고려해야 합니다. 좋은 구동 회로는 전력 전자 장치의 스위칭 시간 및 스위칭 전력 소비를 효과적으로 감소시킬 수 있으며 동시에 전력 전자 장치의 작업 효율성, 안전성 및 신뢰성을 보장할 수 있습니다.

구동 신호의 종류에 따라 구동 회로는 전류 구동 회로와 전압 구동 회로로 나눌 수 있습니다. 전류 구동 회로는 전류 구동 신호 및 전류 구동 장치에 대한 임계 전압을 제공할 수 있으며; 전압 구동 회로는 전압 구동 장치에 전압 구동 신호를 제공할 수 있습니다. 전압 구동 회로는 전류 구동 회로보다 설계 및 제조가 더 쉽기 때문에 전압 구동 장치가 더 대중적입니다. 구동 회로는 또한 개별 구동 회로와 통합 구동 회로로 나눌 수 있다. 개별 구동 회로는 다양한 전력 전자 장치에 대해 별도로 설계되어야 하며 매개변수 일치 및 전자기 호환성과 같은 문제도 고려해야 합니다. 따라서 전력전자소자의 최상의 성능을 얻기 위해서는 일반적으로 소자 제조사에서 특별히 개발한 통합 구동회로 가 선호된다.

제어 회로는 일반적으로 작동 전력이 매우 낮은 정보 전자 장치로 구성되고 주 회로의 전력이 매우 크기 때문에 구동 회로는 신호를 방지하기 위해 제어 회로와 주 회로 사이에 전기적 절연을 제공해야 합니다. 주 회로에서 제어회로가 손상되지 않도록 하십시오. 절연 방법은 일반적으로 광 절연과 변압기 절연(자기 절연)으로 나눌 수 있습니다.

1- 광학 절연

광 절연은 빛을 통해 제어 신호를 주 회로로 전송하는 것을 말합니다. 일반적으로 광커플러(optocoupler, OPT)는 사광 절연을 위해 사용되며, 광 케플러의 발광다이오드(LED)는 광신호를 통해 광 트랜지스터를 제어한다. 포토커플러의 입력 전류 I_D는 일반 트랜지스터의 베이스 전류와 동일하고 출력 전류 I_C는 일반 트랜지스터의 컬렉터 전류와 동일합니다. 광 케플러의 입력 및 출력 특성은 BJT와 유사합니다. 일반 광 케플러의 전류 이득 I_D/I_C는 일반적으로 1보다 작습니다. 높은 전송 비율 유형 광 케플러는 전류 이득을 증가시키기 위해 달링턴 구조를 사용하지만 저항 광 케플러의 전압은 제한됩니다(일반적으로 2000V 이내). 광 트리거 사이리스터는 광섬유를 통해 제어 신호를 전송하므로 추가적인 광 절연 조치를 추가할 필요가 없습니다. 동시에 라이트 트리거 사이리스터는 반 제어 장치이므로 끄는 방법을 고려할 필요가 없습니다.

2- 변압기 절연

변압기 절연은 펄스 변압기의 철심을 통해 1 차 권선과 2 차 권선을 절연하고 철심의 자기 포화 특성을 사용하여 제어 신호를 입력 회로에서 출력 회로로 전송하는 것을 말합니다. 변압기의 비선형 왜곡 특성으로 인해 펄스 변압기는 일반적으로 고주파 신호에 적합하므로 발열 및 손실도 고려해야 합니다. 펄스 변압기는 일반적으로 코어의 초기 투자율에서 작동하기 때문에 펄스 변압기의 부피는 다른 변압기보다 훨씬 큽니다.

7.2.1 반 제어 장치의 구동 회로

1- 켜기 요구 사항

● 일정한 펄스 폭(펄스 유지 시간)을 확보하여 사이리스터의 내부 포지티브 피드백이 확립되어 사이리스터의 안정적인 전도를 보장할 수 있도록 합니다.

● 충분한 구동 전류를 제공하기 위해 일정한 펄스 플랫 상단 진폭을 확인하고 동시에 사이리스터의 정상적인 작동을 방해하는 버의 출현을 피하십시오.

● SCR 손상을 방지하려면 게이트 전압, 게이트 전류 및 게이트 전력이 모두 정격 트리거 영역 내에 있는지 확인하십시오.

● 전기 절연, 온도 제어, 간섭 방지 등과 같은 필요한 보호 조치를 제공합니다.

2- 공통 구동 회로

● 부하 전력이 크면 그림 61, a와 같이 펄스 변압기(PTR)를 전기적 절연 장치로 사용할 수 있습니다. 충분히 큰 진폭, 충분히 긴 지속 시간 및 가능한 가장 짧은 전류 상승 시간을 갖는 게이트 펄스 전류를 얻기 위해 일반적으로 트랜지스터 증폭기(TRA)가 펄스 변압기(PTR)의 입력 측에 추가됩니다.

● 부하 전력이 작은 경우 그림 61, b와 같이 광 커플러(OPT)를 전기 절연 장치로 사용할 수 있습니다.

7.2.2 완전 제어 장치의 구동 회로(전류 구동)

완전히 제어되는 전력 전자 장치의 매개 변수가 다르므로 구동 회로도 다릅니다. 일반적으로 전류 구동 방식의 구동 회로는 일반적으로 전압 구동 방식보다 복잡합니다. 일반적으로 전력전자기기의 성능을 최대한 확보하기 위해 제조사에서 제공하는 통합 구동 회로를 직접 사용하는 것을 권장한다.

7.2.2.1 GTO의 구동회로

1- 켜기 요구 사항

● 사이리스터와 동일.

2- 끄기 요구 사항

● GTO의 턴 오프 과정의 속도를 높이려면 턴 온 전류보다 훨씬 더 큰 턴 오프 전류(게이트 역 바이어스 회로에서 제공)를 제공해야 합니다.

3- 공통 구동 회로

GTO의 구동 회로는 일반적으로 켜기 구동 회로, 끄기 구동 회로 및 게이트 역 바이어스 회로를 포함합니다. 그리고 GTO의 구동회로는 펄스 변압기 결합형과 직접 결합형으로 나눌 수 있다. GTO의 일반적인 개별 드라이브 회로는 그림 62에 나와 있습니다.

● 펄스 변압기 결합 구동 회로는 그림 62, a에 나와 있습니다. 펄스 변압기는 전기적 절연을 제공합니다. 그리고 펄스 변압기의 2차 권선의 펄스 신호는 GTO를 직접 구동합니다. 그러나 펄스 변압기에는 누설 인덕턴스가 있어 GTO의 스위칭 속도에 영향을 미치고 가파른 펄스 선단을 형성할 수 없게 됩니다. 직접 결합 회로는 이 문제를 피할 수 있습니다.

● 디렉트 커플링 구동 회로는 그림 62, b와 같습니다. 절연 회로(변압기 또는 광커플러)는 전기적 절연을 제공합니다. VD₁ 및 C₁은 +5V 전압을 제공합니다. VD₂, VD₃, C₂, C₃은 +15V 전압을 제공하는 전압 배가 정류기 회로를 형성합니다. ; VD₄ 및 C₄는 -15V 전압을 제공합니다. V₁이 켜지면 강한 양의 펄스를 출력합니다. V₂가 켜지면 포지티브 펄스의 평평한 상단부분을 출력합니다. V₂가 꺼지고 V₃이 켜지면 음의 펄스를 출력합니다. V₃이 꺼지면 R₃ 및 R₄가 음의 게이트 바이어스 전압을 제공합니다. 직접 결합 구동 회로는 회로 내에서 상호 간섭 및 기생

7.2.2.2 GTR의 구동회로

1- 켜기 요구 사항

● 사이리스터와 동일.

2- 끄기 요구 사항

● 턴 오프 시간과 턴 오프 손실을 줄이기 위해 일정한 음의 베이스 전류를 인가해야 합니다.

● 특정 진폭(약 6V)의 음의 바이어스가 베이스와 이미터 사이에 적용되어야 GTR 턴 오프의 신뢰성이 높아집니다.

3- 공통 구동 회로

GTR의 공통 이산 구동 회로는 그림 63에 나와 있습니다. 트랜지스터 증폭기 회로는 주 회로와 광 커플러 사이에 있으며 주로 트랜지스터 증폭기로 구성됩니다. 주 회로는 ON 일 때 낮은 전위, OFF 일 때 높은 전위가 된다. 따라서 트랜지스터 증폭기 회로는 주 회로의 잠재적인 변동이 증폭기 회로의 작동에 영향을 미치지 않도록 주 회로 전원과 별도로 전원이 공급되고 전기적으로 절연되어야 합니다.

부하가 작을 때 V₄의 모든 이미터 전류가 GTR에 주입되면 GTR이 과포화 되고 꺼지면 불포화 시간이 길어집니다. 따라서 일반적으로 클램프 전원 다이오드 VD₂와 전위 보상 전원 다이오드 VD₃를 추가하여 베이커 클램프 포화 방지 회로를 형성합니다. GTR이 과포화 되면 컬렉터 전위가 기본 전위보다 낮고 VD₂가 자동으로 켜지므로 초과 구동 전류가 U_bc≈0. 베이커 클램프 도움으로 GTR은 켜져 있을 때 임계 포화 상태에 있으며 쉽게 끌 수 있습니다.

가속 커패시터 C₂는 GTR의 스위칭 프로세스 속도를 높이는 데 사용됩니다. GTR이 켜지면 R₄가 C₂에 의해 단락 되어 구동 전류가 오버슈트 되는 동시에 펄스 프런트의 기울기가 증가합니다. 켜기 프로세스의 속도를 높입니다. V₄가 켜져 있을 때 C₂는 GTR 끄기를 준비하기 위해 충전되며 충전 극성은 왼쪽 양극, 오른쪽 음극입니다. V₄가 꺼져 있고 V₅가 켜져 있을 때 C₂의 충전 전압은 GTR의 이미 터 접합에 역 전압을 제공합니다. GTR이 빨리 꺼지도록 합니다.

단방향 과도 전압 억제 파워 다이오드 TVS의 순방향 특성은 일반 안정화 전압 파워 다이오드의 특성과 동일하며 역방향 특성은 일반적인 PN 접합 애벌 런치 소자입니다. TVS는 빠른 응답 시간, 큰 과도 전력, 낮은 누설 전류, 작은 크기 및 클램프 전압 제어가 쉬운 장점이 있습니다. 또한 TVS는 서지 펄스를 효과적으로 흡수하고 누화를 제거할 수 있습니다. 일시적인 과전압 펄스가 TVS의 양단에 적용될 때, 그 임피던스는 몇 피코초 내에 고 임피던스에서 저임피던스로 변경되어 최대 수 킬로와트의 서지 전력을 흡수하고 양단의 전압을 미리 설정된 값으로 고정합니다.

7.2.3 완전 제어 장치용 구동 회로(전압 구동)

1- 켜기 요구 사항

● 안정적인 턴 온 구동 전압 제공 필요: MOSFET의 경우 일반적으로 10-15V입니다. IGBT의 경우 일반적으로 15-20V입니다.

● 드라이브 회로의 출력 저항은 드라이브 전압을 빠르게 설정하기 위해 충분히 작아야 합니다(수십 ~ 수백 옴).

● 피드백 에너지를 소비하고 증폭기 회로의 이득을 줄이며 기생 진동.

2- 끄기 요구 사항

● 턴 오프 시간과 턴 오프 손실을 줄이고 턴 오프의 신뢰성을 향상시키기 위해서는 일정 진폭의 음의 구동 전압(보통 5-15V)을 인가해야 합니다.

3- 공통 구동 회로

GTR의 구동 회로와 유사하게 전압 구동 회로는 그림 64와 같이 전기 절연 회로와 트랜지스터 증폭 회로를 포함합니다. 그러나 전압 구동 회로는 전압 구동 신호만 제공하면 되므로 설계가 많이 GTR보다 간단합니다.

* 기생 진동

기생 발진은 트랜지스터 증폭기의 내부 기생 파라미터에 의해 발생하는 발진을 말하며, 동작 주파수와 무관하거나 동작 주파수 범위에 속하지 않습니다. 기생 발진은 저주파 기생 발진(작동 주파수보다 낮음)과 고주파 기생 발진(작동 주파수보다 높음)으로 나눌 수 있습니다. 트랜지스터 증폭기의 입력 단자가 단락 된 경우에도 일반적으로 출력 단자에 발진 신호가 있습니다. 그러나 적절히 처리하면 기생 진동을 완전히 제거할 수 있습니다. 기생 진동에는 다음과 같은 특성이 있습니다.

● 기생 진동의 진동 주기는 일반적으로 규칙적이며 파형은 비교적 규칙적입니다.

● 기생 진동의 진폭은 일반적으로 크며 때로는 전력 전자 장치의 켜기 및 끄기를 트리거 할 수도 있습니다.

● 불량한 전원 디커플링으로 인한 저주파 발진을 제외하고 기생 발진의 발진 주파수는 일반적으로 높으며 발진 주파수와 진폭은 트랜지스터 증폭기의 구성 요소 매개변수에 따라 달라집니다.

7.3 전력 전자 장치를 보호하는 방법

보호 회로는 전력 전자 장치에 안전하고 안정적인 작업 환경을 제공할 수 있습니다. 전력전자기기의 손상 원인은 크게 과전류와 과전압으로 나뉜다. 과전류가 발생하면 급격한 온도 상승으로 인해 전력 전자 장치의 내부 구조가 파괴됩니다. 과전압은 일반적으로 과전류를 동반하며, 이는 전력 전자 장치의 내부 구조에 손상을 주기도 합니다. 회로의 복잡성과 안전에 대한 고려로 인해 일반적으로 단일 보호 조치가 취해지지 않고 비용 범위 내에서 회로에 대해 가능한 한 많이 보호됩니다.

7.3.1 과전압 보호

1- 전력 전자 장치의 과전압 소스

1.1- 외부 과전압(주로 낙뢰 및 시스템 작동 과정에서 발생)

● 낙뢰 과전압: 낙뢰로 인한 과전압.

● 작동 과전압: 상부 회로의 개폐 시 전력망에서 변압기의 누설 인덕턴스로 인한 과전압.

1.2- 내부 과전압(주로 전력 전자 장치의 스위칭 프로세스에서 발생)

● 턴 오프 과전압: 전력전자기기가 턴 오프 되면 순방향 전류의 급격한 감소로 인해 회로 인덕턴스가 소자 양단에 과전압을 유도한다.

● 정류 과전압: 양방향 사이리스터 또는 역병렬 전력 다이오드의 정류 후 역전류가 급격히 감소하므로 라인 인덕턴스가 장치 양단에서 과전압을 생성합니다. 정류는 중심 대칭 출력 특성을 가진 양방향 장치가 첫 번째 사분면과 세 번째 사분면의 작동 상태 사이를 앞뒤로 전환하는 것을 의미합니다. 정류 과정은 필연적으로 전력 전자 장치의 켜기 및 끄기를 동반하므로 정류 과정에서 끄기 과전압이 있어야 합니다.

2- 일반적인 과전압 보호 조치

● 피뢰기 F : 낙뢰 과전압을 지면으로 전도하는 데 사용된다. 피뢰기는 일반적으로 바니스터와 동일한 특성을 갖는 산화아연 피뢰기입니다.

● 변압기 D의 정전기 차폐층: 고전압의 정전기를 접지로 전도하는 데 사용됩니다.

● 억제 커패시터 C: 과전압 억제에 사용합니다. 그러나 커패시터에 의해 흡수된 전압은 방전 과정에서 더 큰 방전 전류를 생성합니다.

● 배리스터 RV: 배리스터의 저항값은 전압이 증가할수록 감소하므로 과전압을 다른 회로나 접지로 전도시킨다.

● RC₁ 보호 회로: RC 회로는 억제 커패시터 C를 기반으로 저항 R을 추가합니다. 과전압을 흡수하는 능력은 떨어지지만 방전 시 방전 전류를 효과적으로 억제할 수 있습니다. 커패시터.

● RC₂ 보호 회로: 외부 회로의 과전압은 필연적으로 RC₂ 회로의 DC 전압을 생성하므로 커패시터 C에는 두 개의 방전 회로가 있어야 흡수 다음 과전압을 처리하기에 충분한 마진 값을 남기기 위해 저항을 통해 이 두 전압.

● RC₃ 보호 회로: 정류 과전압을 억제하는 데 사용됩니다.

● RCD 보호회로 : 턴 오프 과전압을 억제하기 위해 사용한다.

7.3.2 과전류 보호

1- 전력 전자 장치의 과전류 소스

1.1- 과부하 과전류: 안정적인 작동 전류가 정격 값의 120%를 초과하는 것을 말합니다.

1.2- 단락 과전류: 지속 시간이 짧고 정격 전류보다 몇 배 큰 전류를 말합니다.

2- 일반적인 과전압 보호 조치

● 변류기 CT: 측정용 특수 변압기입니다. 그것은 닫힌 철심 기둥과 철심에 덮인 두 개의 상호 절연 코일로 구성됩니다. 측정에 선에 연결된 코일이 CT의 1차 측입니다. 검출 회로에 연결된 코일은 CT의 2차 측입니다. CT의 1차 측과 2차 측은 전기적으로 절연되어 있습니다. CT의 주요 기능은 테스트 중인 회로의 전류를 감지 회로가 감지할 수 있는 전류 범위로 변환하는 것입니다. 변류기를 사용하는 경우 변류기의 2차 측의 개방 회로를 피해야 합니다. 2차 측의 개방 회로는 변류기의 2차 권선의 감자 효과를 잃게 하기 때문입니다. 따라서 1차 권선의 전류는 모두 여자 전류를 형성하여 철심의 자속을 증가시켜 철을 과포화시켜 결국 변류기의 열 및 손상을 초래합니다. 동시에 2차 권선에 권선 수가 많으면 고전압이 유도되어 작업자와 장비의 안전을 위협합니다.

● 과전류 계전기 KA: 회로의 과전류가 감지되면 과전류 계전기가 작동하기 시작하여 AC 회로 차단기 QF1이 열립니다. 과전류 계전기의 작동 과정은 비교적 길지만 장비의 전원을 직접 차단하여 작업자와 장비에 대한 후속 손상을 방지할 수 있습니다.

● DC 고속 차단기 QF2: DC 고속 차단기는 강력한 단락 전기 반발력을 사용하여 매우 짧은 동작 시간(2-3ms)으로 접점을 직접 밀어 열어 단락 전류가 차단되도록 합니다. 최댓값에 도달하기 전에 DC 고속 회로 차단기에는 소호실도 장착되어 있어 전류 제한 성능이 우수합니다.

● 빠른 퓨즈 FU: 빠른 퓨즈의 보호 방법은 단락 보호와 완전 보호(과부하 보호 및 단락 보호)로 나눌 수 있습니다. 고속 퓨즈는 고주파 장치(예: IGBT 및 MOSFET)를 보호하는 데 적합하지 않습니다. 고속 퓨즈는 일반적으로 사이리스터 보호용으로만 적합합니다. 왜냐하면 사이리스터는 강한 전류 내성을 갖고 있고, 사이리스터와 고속 퓨즈는 모두 2-암페어 특성(과전류 값과 최대 과전류 내성 시간 사이의 관계)을 갖기 때문입니다. 따라서 사이리스터가 손상되기 전에 빠른 퓨즈가 사이리스터의 출력 회로를 차단하도록 하기 위해 사이리스터의 2차 암페어 특성에 따라 해당하는 빠른 퓨즈를 선택하는 것이 쉽습니다. 빠른 퓨즈는 일회용품이므로 단선된 경우에는 반드시 동일한 사양으로 교체해야 합니다.

● 전자 보호 회로: 전자 보호 회로는 주로 트리거 회로를 끄는 데 사용되어 온 상태의 완전 제어 장치가 고 임피던스 오프 상태로 전환되어 다른 전력 전자 장치가 켜지지 않고 켜지지 않습니다. 오프 상태를 유지합니다. 이 방법은 켜져 있는 절반 제어 장치에 대해 유효하지 않습니다. 고속 퓨즈와 비교하여 전자 보호 회로의 비용은 매우 낮고 동작 속도는 매우 빠르므로 전자 보호 회로는 중주파 및 고주파 전력 전자 장치를 효과적으로 보호할 수 있습니다. 전자 보호 회로는 일반적으로 드라이브 회로에 직접 설계됩니다.

7.3.3 스너버 회로

스너버 회로(흡수 회로 또는 버퍼 회로라고도 함)는 인덕터 전류가 갑자기 변할 수 없는 특성을 사용하여 전력 전자 장치의 전류 상승률(di/dt)을 억제하고 전압 상승률(dv)을 억제합니다. /dt) 커패시터 전압이 갑자기 변할 수 없다는 특성을 이용하여 전력 전자 장치의 가장 기본적인 RLCD 버퍼 회로는 그림 67, a에 나와 있습니다. 장치가 켜지면 인덕턴스 L이 di/dt를 억제합니다. 장치가 꺼지면 커패시터 C가 고속 전력 다이오드 VD를 통해 충전되어 장치에 나타나는 과전압을 흡수하고 재인가 된 dv/dt를 제한합니다. 장치가 켜지면 C의 에너지가 저항 R에 의해 소비됩니다. 작동 주파수가 높고 용량이 작은 장치의 전력 손실을 줄이기 위해 그림과 같이 RLCD 스너버 회로를 RCD 스너버 회로로 단순화할 수 있습니다. 그림 67, b.

에너지의 목적지에 따라 스너버 회로는 에너지 소비 스너버 회로와 에너지 공급 스너버 회로로 나눌 수 있습니다. 에너지 소비 서너 버는 저항기로 과도한 에너지를 소비합니다. 에너지 공급 스너버 회로에는 저항이 없으며 초과 에너지를 사용합니다.

응용 프로그램에 따라 스너버 회로는 켜짐 스너버 회로(di/dt 억제 회로), 꺼짐 스너버 회로(dv/dt 억제 회로) 및 복합 스너버 회로(켜짐 스너버 회로와 차단 스너버 회로). 턴 온 스너버 회로는 전류 오버슈트를 억제하고 di/dt를 억제하여 전력 전자 장치의 턴 온 손실을 줄이는 데 사용됩니다. 턴 오프 스너버 회로는 라인 인덕턴스에 의해 발생하는 과전압을 흡수하고 dv/dt를 억제하여 전력 전자 장치의 턴 오프 손실을 줄이는 데 사용됩니다. 현재 전력전자소자는 di/dt 용인가 높고 전류 용인가 높기 때문에 일반적으로 추가 턴 온 버퍼 회로를 추가할 필요가 없습니다.

완전히 제어되는 자체 차단 장치(예: GTR 및 GTO)는 복합 스너버 회로를 사용해야 합니다. GTR의 턴 온 스너버 회로는 과열 및 2차 고장을 피하기 위해 턴 온 프로세스 동안 di/dt를 억제하는 데 사용됩니다. 또한 GTR 인버터에서 di/dt 및 피크 침투 단락 전류를 억제하는 역할도 합니다. GTO의 턴 오프 스너버 회로는 GTO가 턴 오프 될 때 재인가 된 전압의 dv/dt 및 과전압을 제한할 뿐만 아니라 GTO의 턴 오프 손실을 줄여서 GTO가 재생되도록 한다. 적절한 턴 오프 기능을 제공하고 부하 용량을 최대한 활용합니다. IGBT의 스너버 회로의 기능은 스위칭 과정에서 과전압을 흡수하고 억제하는 데 더 중점을 둡니다. 이는 IGBT의 동작 주파수가 매우 높기 때문에 작은 회로 인덕턴스라도 높은 di/dt를 생성하여 과전압을 유발하고 IGBT의 안전을 위협하기 때문입니다. Power MOSFET은 di/dt 및 dv/dt를 억제하는 스너버 회로를 사용하여 주로 장치의 스위칭 프로세스 궤적을 변경하고 스위칭 손실을 줄이며 장치가 안정적으로 작동하도록 합니다.